[논문]고 신뢰성 Audio Target 주파수 발생장치에 대한 연구

박창식; 한은택; 김익재; 신동규

doi:10.7472/jksii.2023.24.3.9

고 신뢰성 Audio Target 주파수 발생장치에 대한 연구
A Study on the High Reliability Audio Target Frequency Generator for Industry and Military 원문보기

Journal of Internet Computing and Services = 인터넷정보학회논문지, v.24 no.3, 2023년, pp.9 - 26

박창식 (Department of Computer Engineering, Sejong University) , 한은택 (Department of Computer Engineering, Sejong University) , 김익재 (Department of Computer Engineering, Sejong University) , 신동규 (Department of Computer Engineering, Sejong University)

초록
AI-Helper

주파수 합성기는 입력된 주파수 신호를 조작하여 필요한 주파수를 생성하는 단순한 기능을 수행하지만 통신, 제어, 감시, 의료 및 군사 분야 등의 기계장비에서 신뢰성 있는 동작을 위해서는 안정적이고 정밀한 주파수 생성이 필수적이다. 다양한 분야에서 주파수 합성은 아날로그 방식과 디지털 방식 또는 이를 혼용한 하이브리드 방식이 사용되어 왔으며, 특히 통신 분야에서는 저주파 AF(Audio Frequency)부터 고주파 마이크로파까지 각 주파수 대역에서 필요한 정밀한 주파수 합성기를 사용하고 있다. 본 논문은 AF 주파수를 사용하는 철도 궤도회로 시스템에 적용하기 위한 고도의 신뢰성이 보장된 주파수 합성기를 마이크로프로세서 사용 없이 FPGA(Field Programmable Gate Array)의 로직 회로만으로 설계하고 구현하였다. 실험결과 99.999%이상의 정확도로 Target 주파수를 발생시키는 성능을 나타내었다. 이러한 고도의 신뢰성을 갖는 AF급 주파수 합성기는 철도, 지하철 등의 교통운송 수단에 사용될 때 제동 및 신호시스템의 안전한 운영과 계획된 운행의 오차가 줄어들어 이를 이용하는 시민의 대기시간 감소와 편의성을 높이는데 중요한 역할을 할 것으로 판단된다.

Abstract ▼ AI-Helper

The frequency synthesizer performs a simple function of generating the necessary frequency by manipulating the input frequency signal, but stable and precise frequency generation is essential for reliable operation in mechanical equipment such as communication, control, surveillance, medical and military fields. In various fields, analog and digital methods or hybrid methods have been used for frequency synthesis. Especially in the field of communication, a precise frequency synthesizer required for each frequency band from low frequency AF (Audio Frequency) to high frequency microwave is used. In this paper, a highly reliable frequency synthesizer is designed and implemented using FPGA(Field Programmable Gate Array) without using a microprocessor for application to a railway track circuit system using AF frequency. As a result of the experiment, it showed the performance of generating the target frequency with an accuracy of more than 99.999%. The AF-class frequency synthesizer with such high reliability is expected to play an important role in enhancing convenience, such as reducing the waiting time of citizens who use braking and signaling systems and reducing errors in planned operation when used in transportation such as railways and subways.

주제어

표/그림 (46)

그림 (그림 1) 아날로그 직접 주파수 합성기의 구성도 (Figure 1) Block diagram of analog direct frequency synthesizer
그림 (그림 3) PLL 주파수 합성기의 기본 구조[1] (Figure 3) Basic structure of PLL frequency synthesizer
그림 (그림 4) PLL 주파수 합성기의 블록도 (Figure 4) Block Diagram of a PLL Frequency Synthesizer
그림 (그림 5) DLL 기반의 FS 블록도[6] (Figure 5) FS block diagram based on DLL
그림 (그림 6) Direct Digital Frequency Synthesizer 기본 구성도 (Figure 6) Direct Digital Frequency Synthesizer Basic Diagram
그림 (그림 7) DDS가 부가된 DAFS 개념도 (Figure 7) Conceptual diagram of DAFS with DDS added
그림 (그림 8) DDS-PLL 블록 다이어그램 (Figure 8) DDS-PLL Block Diagram
그림 (그림 9) 제안 시스템 기본 구조도 (Figure 9) Basic structure of the proposed system
그림 (그림 10) 철도에 사용되는 궤도회로 주파수 조합 (Figure 10) Track circuit frequency composition used in railways
그림 (그림 11) 알고리즘 구현에 필요한 회로도 (Figure 11) Circuit diagram required to implement the algorithm
표 (표 1) Bombardier 궤도회로 사용주파수 배열 (Table 1) Bombardier track circuit frequency array
그림 (그림 13) PCSFRGEN 컴파일 블록도 (Figure 13) PCSFRGEN compilation block diagram
그림 (그림 12) 컴파일 전체 블록도 (Figure 12) block diagram of compilation
그림 (그림 14) Value_filter 컴파일 블록도 (Figure 14) Value_filter compilation block diagram
그림 (그림 15) FRGEN 컴파일 블록도 (Figure 15) FRGEN compilation block diagram
그림 (그림 16) ADC_A_OUT(Look-up Table) 컴파일 블록도 (Figure 16) ADC_A_OUT (Look-up Table) compilation block diagram
그림 (그림 17) FRGEN 컴파일 블록도 (Figure 17) FRGEN compilation block diagram
그림 (그림 18) FRGEN 컴파일 부분블록도1 (Figure 18) FRGEN compilation partial block diagram 1
그림 (그림 19) FRGEN 컴파일 부분블록도2 (Figure 19) FRGEN compilation partial block diagram 2
그림 (그림 20) DCOUNT26 컴파일 블록도 (Figure 20) DCOUNT26 compilation block
그림 (그림 21) DEC_Y 컴파일 블록도 (Figure 21) DEC_Y compilation block diagram
그림 (그림 22) MUX26x8 컴파일 블록도 (Figure 22) MUX26x8 compilation block diagram
그림 (그림 23) COUNT13 컴파일 블록도 (Figure 23) COUNT13 compilation block diagram
그림 (그림 24) OR26 컴파일 블록도 (Figure 24) OR26 compilation block diagram
그림 (그림 25) R3 컴파일 내부 블록도 (Figure 25) R3 compile internal block diagram
그림 (그림 26) M2S010의 내부 블록도 (Figure 26) Internal block diagram of M2S010
그림 (그림 27) 시험에 사용한 회로 기판 (Figure 27) Circuit board used for testing
그림 (그림 28) 시뮬레이션 (Figure 28) simulation
그림 (그림 29) 하측 주파수 1682Hz 생성 파형 (그림 29) Lower frequency 1682 Hz generated waveform
그림 (그림 30) 상측 주파수 1716Hz 생성 파형 (Figure 30) Upper frequency 1716 Hz generated waveform
그림 (그림 31) 하측 주파수 2279Hz 생성 파형 (Figure 31) Lower frequency 2279 Hz generated waveform
그림 (그림 32) 상측 주파수 2313Hz 생성 파형 (Figure 32) Upper frequency 2313 Hz generated waveform
그림 (그림 33) 하측 주파수 1979Hz 생성 파형 (Figure 33) Lower frequency 1979 Hz generated waveform
그림 (그림 34) 상측 주파수 2013Hz 생성 파형 (Figure 34) Upper frequency 2013 Hz generated waveform
표 (표 2) 시뮬레이션 결과 (Table 2) simulation result
표 (표 3) 시뮬레이션 결과 비교 (Table 3) simulation result comparison
그림 (그림 35) 하측 주파수 2576Hz 생성 파형 (Figure 35) Lower frequency 2576 Hz generated waveform
그림 (그림 36) 상측 주파수 2610Hz 생성 파형 (Figure 36) Upper frequency 2610 Hz generated waveform
그림 (그림 37) 하측 주파수 1532Hz 생성 파형 (Figure 37) Lower frequency 1532 Hz generated waveform
그림 (그림 38) 상측 주파수 1566Hz 생성 파형 (Figure 38) Upper frequency 1566 Hz generated waveform
그림 (그림 39) 하측 주파수 2129Hz 생성 파형 (Figure 39) Lower frequency 2129 Hz generated waveform
그림 (그림 40) 상측 주파수 2163Hz 생성 파형 (Figure 40) Upper frequency 2163 Hz generated waveform
그림 (그림 41) 하측 주파수 1831Hz 생성 파형 (Figure 41) Lower frequency 1831 Hz generated waveform
그림 (그림 42) 상측 주파수 1865Hz 생성 파형 (Figure 42) Upper frequency 1865 Hz generated waveform
그림 (그림 43) 하측 주파수 2428Hz 생성 파형 (Figure 43) Lower frequency 2428 Hz generated waveform
그림 (그림 44) 상측 주파수 2462Hz 생성 파형 (Figure 44) Upper frequency 2462 Hz generated waveform

AI 본문요약
AI-Helper

문제 정의

반도체 집적도의 눈부신 발전으로 인한 CPLD(Complex Programmable Logic Device)와 FPGA 등의 출현으로 FS의 성능이 크게 향상되었으며, 최근에는 용도에 따라 다양한 어플리케이션을 적용할 수 있는 환경이 조성되었다. 본 논문에서는 CPU를 배제한 FPGA 기반의 고품질 산업용 FS를 제안한다.
2장에서 살펴본 바와 같이 이 논문에서 연구하고자 하는 FPGA 기반의 DDS는 신뢰성과 개발의 편의성 등으로 점차 그 이용범위가 늘어나고 있다. 본 논문에서는 여러 가지 응용분야 중 철도시스템에 적용하는 연구를 수행하였다. 철도나 지하철은 전동차의 선로 주행을 정확히 감지하여 특정 구간의 열차 제어 및 감시를 수행하는 AF(Audio Frequency) 궤도회로 장치를 사용하고 있다.
이 장치는 아날로그 방식으로 안정화가 완료된 후 20∼30년이 경과하여 보다 개선된 장치가 필요한 상황이 되었다. 본 논문은 가청주파수를 정확하고 안정적으로 발생시키는 장치를 제작하기 위해 원하는 가청주파수를 생성시키는 Audio Frequency Generation Equipment의 설계 및 제작을 연구한다. 이를 위해 CPU를 배제한 순수한 논리회로 구조의 FPGA를 이용한 DDS를 제안한다.

제안 방법

이처럼 발생된 주파수는 여러 분야에 응용할 수 있으나 본 연구에서는 철도 AF궤도회로에 사용하는 주파수를 발생하였다. AF궤도회로 주파수는 FSK(Frequency Shift Keying)를 변조하여 송신하고 수신은 이를 복조하여 전송된 주파수를 검지 및 분석함으로써 해당 궤도회로 구간에 열차가 있는지를 판단한다. 즉 주파수가 검지되면 해당 궤도회로 구간에 열차가 없음으로 판단하고 검지가 안 되면 열차가 있음으로 판단한다.
FPGA 로직 블록으로 처리한 목표 주파수를 최적으로 생성 할 수 있는 방법으로 거듭된 시행착오를 거친 후 다음의 수식으로 정리된 결과의 검증을 수행하였다.
이는 신뢰성 있고 정밀한 철도 궤도회로 주파수 발생을 유도하여 오류로 인한 오동작을 방지한다. 구현한 주파수 발생장치는 시뮬레이션을 통해 그 효과성을 검증한다.
108864MHz를 사용하면 정확도 100%의 회로를 구사할 수 있다. 실험결과는 Octal 주파수 변경 스위치로 선택하면서 각 주파수별로 출력 되는 상태를 오실로스코프로 측정하였다. 각 주파수별 파형은 4장 실험결과에서 세부적으로 기술한다.
본 논문은 가청주파수를 정확하고 안정적으로 발생시키는 장치를 제작하기 위해 원하는 가청주파수를 생성시키는 Audio Frequency Generation Equipment의 설계 및 제작을 연구한다. 이를 위해 CPU를 배제한 순수한 논리회로 구조의 FPGA를 이용한 DDS를 제안한다. 이는 신뢰성 있고 정밀한 철도 궤도회로 주파수 발생을 유도하여 오류로 인한 오동작을 방지한다.
이처럼 발생된 주파수는 여러 분야에 응용할 수 있으나 본 연구에서는 철도 AF궤도회로에 사용하는 주파수를 발생하였다. AF궤도회로 주파수는 FSK(Frequency Shift Keying)를 변조하여 송신하고 수신은 이를 복조하여 전송된 주파수를 검지 및 분석함으로써 해당 궤도회로 구간에 열차가 있는지를 판단한다.
입출력 포트는 입력부로 오실레이터 clock, 리셋, 주파수 선택 스위치 입력이 있으며 출력부로 8bit 디지털 주파수, 3개의 테스트 단자가 있도록 설계하였다.

성능/효과

철도 궤도회로에 사용되는 AF대역의 DDFS를 정밀하게 만들어내는 실질적인 구조와 알고리즘을 FPGA로 구현함으로서 유럽 및 국내에서 현재 사용되고 있는 16개 주파수를 99.9980% ∼ 99.9996%의 정밀도로 구현함을 보여주었으며 이를 시뮬레이션 결과로 나타내었다.
표 2와 같이 목표하는 주파수에 99.99905%로 매우 정확한 주파수 발생을 하고 있음을 알 수 있고 0.05% 설계 목표 편차 범위를 만족하고 있음을 또한 보여준다.

후속연구

이는 매우 안정되고 정확한 주파수의 출력을 생성할 수 있었으며, 이를 활용하면 철도 등 기간산업 분야에서 고도의 신뢰성을 갖는 정밀한 주파수 발생장치를 만들 수 있을 것으로 판단된다. 이러한 연구 성과는 철도 등 기간산업 분야에서 제어 시스템의 안전성과 사용자 편의성을 높이리라 기대되며, 향후 본 연구를 발전시켜 동시에 여러 개의 주파수를 발생시키는 다중 AF DDFS에 대해 연구가 진행될 경우 더 많은 다양한 산업분야에서 실용적으로 매우 유용할 것으로 기대된다.
이는 매우 안정되고 정확한 주파수의 출력을 생성할 수 있었으며, 이를 활용하면 철도 등 기간산업 분야에서 고도의 신뢰성을 갖는 정밀한 주파수 발생장치를 만들 수 있을 것으로 판단된다. 이러한 연구 성과는 철도 등 기간산업 분야에서 제어 시스템의 안전성과 사용자 편의성을 높이리라 기대되며, 향후 본 연구를 발전시켜 동시에 여러 개의 주파수를 발생시키는 다중 AF DDFS에 대해 연구가 진행될 경우 더 많은 다양한 산업분야에서 실용적으로 매우 유용할 것으로 기대된다.

참고문헌 (21)

Kwangseop Yoon, Minkyu Song, Jeongjin Noh, Kangyoon Lee, "Design of Data Converters and PLL", p299~324, Hongneung Science Publishing House, 2013. https://doi.org/10.978.8997570/515
J.Tierney, C.M.Radre, and B.Gold, "A Digital Frequency Synthesizer", IEEE Transactions on Audio and Electroacoustics, Vol. AU-19, No.1, March 1971. https://doi.org/10.1109/TAU.1971.1162151

상세보기
Heung-Gyoon Ryu and Hyun-Seok Lee, "Analysis And Minimization Of Phase Noise Of The Digital Hybrid PLL Frequency Synthesizer", IEEE Transactions on Consumer Electronics, Vol. 48, No. 2, May 2002. https://ieeexplore.ieee.org/abstract/document/1010136

상세보기
Dong-Chan Kim, Ye-Eun Chi, Junhyeong Park, "High-Resolution Digital Beamforming Receiver Using DDS-PLL Signal Generator for 5G Mobile Communication", IEEE Transactions on Antennas and Propagation, Vol. 70, No. 2, February 2022. https://doi.org/10.1109/TAP.2021.3111334

상세보기
Eliabe Duarte Queiroz, Joo Ina'cio Yutaka Ota and Jos'e Antenor Pomilio, "State-Space Representation Model of Phase-Lock Loop Systems for Stability Analysis of Grid-connected Converters", 14th IEEE International Conference on Industry Applications, 2021. https://doi.org/10.1109/INDUSCON51756.2021.9529609
Salah Hassan Alkurwy, "A Novel ROM Design for High Speed Direct Digital Frequency Synthesizer", Lap Lambert Academic Publishing, Germany, 2014.
S. Gao and M. Barnes, "Phase-locked loops for grid-tied inverters: Comparison and testing", in 8th IET International Conference on Power Electronics, Machines and Drives (PEMD 2016), pp.1-6, April 2016. https://digital-library.theiet.org/content/conferences/10.1049/cp.2016.0304
Andrzej Rokita, "Direct Analog Synthesis Modules For An X-Band Frequency Source", 12th International Conference on Microwaves and Radar. MIKON-98. Conference Proceedings (IEEE Cat. No.98EX195), Krakow, Poland, pp. 63-68 vol. 1, 1998. https://doi.org/10.1109/MIKON.1998.737920
Yuchen Wang, Xuguang Bao, Wei Hua, "Implementation of Embedded Magnetic Encoder for Rotor Position Detection Based on Arbitrary Phase Shift Phase Lock Loop", IEEE Transactions on Industrial Electronics, vol. 69, no. 2, pp. 2033-2043, February 2002. https://doi.org/10.1109/TIE.2021.3062270

상세보기
Kim Sang-woo, Kim Joo-seong, Oh Hwan-sul, Cheon Jeong-in, Park Gyeong-seok, Go Seon-jun, Lee Kang-yoon, "Design of Low Power Frequency Synthesizer for GPS Receiver", 2022.
Changhong Shan, Zhongze Chen, Hua Yuan, Wei Hu, "Design and Implementation of a FPGA-based Direct Digital Synthesizer", IEEE, 2011, https://doi.org/10.1109/ICECENG.2011.6057152
A.A Alsharef, M.A. Mohd. Ali and H. Sanusi, "Direct Digital Frequency Synthesizer Design and Implementation on FPGA", Reserach Journal of Applied Sciences, 7(8):387-390,
Matt Bergeron and Alan N. Willson, Jr., "A 1-GHz Direct Digital Frequency Synthesizer in an FPGA", 2014 IEEE International Symposium on Circuits and Systems (ISCAS), Melbourne, VIC, Australia, pp. 329-332, 2014. http://dx.doi.org/10.1109/ISCAS.2014.6865132
M.Saber Saber, M.Elmasry, M.EldinAbo-Elsoud, "Quadrature Direct Digital Frequency Synthesizer Using FPGA", 2006 International Conference on Computer Engineering and Systems, Cairo, Egypt, pp. 14-18, 2006. https://doi.org/10.1109/ICCES.2006.320418
Wenjun Chen, Tianya Wu, Wangwang Tang, Kai Jin, Guangming Huang, "Implementation Method of CORDIC Algorithm to Improve DDFS Performance", IEEE 3rd International Conference on Electronics Technology, 2020. https://doi.org/10.1109/ICET49382.2020.9119621
Yixiong Yang, Zhibo Wang, Pei Yang, Meng-Fan Chang, Mon-Shu Ho, Huazhong Yang, Yongpan Liu, "A 2-GHz Direct Digital Frequency Synthesizer Based on LUT and Rotation", 018 IEEE International Symposium on Circuits and Systems (ISCAS), Florence, Italy, pp. 1-5, 2018. https://doi.org/10.1109/ISCAS.2018.8351207
Kim Dong-shik, Lee Haeng-soo, Kim Jong-pil, Kim Seon-joo, "Design and Modeling of a DDS Driven Offset PLL with DAC", Korea Internet Broadcasting and Communication Society, Vol. 12, No. 5, pp. 1~9, October 2012. https://doi.org/10.7236/JIWIT.2012.12.5.1

원문보기 상세보기
Akila Gothandaraman, and Syed K., "An All - Digital Frequency Locked Loop(ADFLL) with a Pulse Output Direct Digital Frequency Synthesizer(DDFS) and an Adaptive Phase Estimator", IEEE Radio Frequency Integrated Circuits Symposium, 2003, https://doi.org/10.1109/RFIC.2003.1213949
Microchip, "FPGA and SoC Product Families", 2019, http://ww1.microchip.com/downloads/en/DeviceDoc/00002871B.pdf
Bombardier, "EBI Track 200 TI21 Audio Frequency Track Circuit", Technical Manual, pp. 7-1~4, October 2011. https://docplayer.net/28867426-Ebi-track-200-ti21-audiofrequency-track-circuit.html
Transport RailCorp, "TI21 Track Circuit Test and Investigation Guideline", p13~14, Issued December 2010. https://manualzz.com/doc/8332803/ti21-track-circuit-testand-investigation-guideline--pdf-

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증