$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Simultaneous optimisation of dynamic power, area and delay in behavioural synthesis 원문보기

IEE proceedings: Computers and digital techniques, v.147 no.6, 2000년, pp.383 - 390  

Williams, A.C. (Dept. of Electron. & Comput. Sci., Southampton Univ., UK) ,  Brown, A.D. ,  Zwolinski, M.

Abstract

Concern over power dissipation, coupled with the continuing rise in system size and complexity, means that there is a growing need for high-level design tools capable of doubt automatically optimising systems to take into account power dissipation, in addition to the more conventional metrics of area, delay and testability. Current methods for reducing power consumption tend to be ad-hoc: for example, slowing down, or turning off idle parts of the system, or a controlled reduction in power supply. The behavioural synthesis system described here features an integrated incremental power estimation capability, which makes use of activity profiles, generated automatically through simulation of a design on any standard VHDL simulator; accurate circuit-level cell models (generated, again automatically, via SPICE simulation); and a comprehensive system power model. This data, along with similar estimators for area and delay, guides the optimisation of a design towards independent user-specified objectives for final area, delay, clock speed, and energy consumption. In addition, a range of power reducing features are included, encompassing: supply voltage scaling, clock gating, input latching, input gating, low-power cells, and pipelined and multicycle units. These are automatically exploited during optimisation as part of the area/delay/power dissipation trade-off process. The resulting system is capable of reducing the estimated energy consumption of several benchmark designs by factors of between 3.5 and 7.0 times. Furthermore, the design exploration capability enables a range of alternative structural implementations to be generated from a single behavioural description, with differing area/delay/power trade-offs.

참고문헌 (32)

  1. 1350-2409 BAKER 140 253 1993 

  2. 1350-2409 BAKER 141 399 1994 10.1049/ip-cds:19941298 

  3. BAKER, K.R.: ‘Final Report: Application specific synthesis enforcing testability (ASSET)’, October, 1995, University of Southampton 

  4. 1350-2387 NIJHAR 144 1 1997 10.1049/ip-cdt:19970631 

  5. 1350-2387 NIJHAR 144 138 1997 10.1049/ip-cdt:19971118 

  6. 0278-0070 BROWN 16 47 1997 10.1109/43.559331 

  7. WILLIAMS, A.C.: ‘A behavioural VHDL synthesis system using data path optimisation’, July, 1997, PhD thesis, University of Southampton, UK 

  8. Forum on design languages 1998 (FDL'98) WILLIAMS 1998 

  9. 1350-2387 WILLIAMS 147 33 10.1049/ip-cdt:20000161 

  10. WILLIAMS 

  11. BAIDAS 

  12. 0036-8075 KIRKPATRICK 220 671 1983 10.1126/science.220.4598.671 

  13. 0018-9219 SINGH 83 570 10.1109/5.371967 

  14. 0018-9200 VEENDRICK 468 1984 10.1109/JSSC.1984.1052168 

  15. 1063-8210 NAJIM 2 446 1994 10.1109/92.335013 

  16. 0018-9200 KANG SC-21 889 1986 10.1109/JSSC.1986.1052622 

  17. 0018-9200 VANOOSTENDE 28 26 1993 10.1109/4.179200 

  18. 0278-0070 LANDMAN 15 571 1996 10.1109/43.503928 

  19. BOGLIOLI 1996 

  20. MACII 1997 

  21. Proc. ICCAD RAGHUNATHAN 158 1996 

  22. ISLPED'98 KHOURI 

  23. 32nd ACM/IEEE DEVADAS 1995 

  24. ISLPD'95 MUSOLL 

  25. SAN MARTIN 58 1998 

  26. Proc. ICCD RAGHUNATHAN 1994 

  27. 0278-0070 CHANDRAKASAN 14 12 1995 10.1109/43.363126 

  28. KUMAR 70 1995 

  29. 0278-0070 LAKSHMINARAYANA 18 265 1999 10.1109/43.748157 

  30. 0018-9200 LIU 28 10 1993 10.1109/4.179198 

  31. 0278-0070 BENINI 15 630 1996 10.1109/43.503933 

  32. ‘Benchmarks for high level synthesis’, 1991 

관련 콘텐츠

오픈액세스(OA) 유형

GREEN

저자가 공개 리포지터리에 출판본, post-print, 또는 pre-print를 셀프 아카이빙 하여 자유로운 이용이 가능한 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로