[논문]A 43.1TOPS/W Energy-Efficient Absolute-Difference-Accumulation Operation Computing-In-Memory With Computation Reuse

Um, Soyeon; Kim, Sangyeob; Kim, Sangjin; Yoo, Hoi-Jun

doi:10.1109/tcsii.2021.3067327

[해외논문] A 43.1TOPS/W Energy-Efficient Absolute-Difference-Accumulation Operation Computing-In-Memory With Computation Reuse

IEEE transactions on circuits and systems. a publication of the IEEE Circuits and Systems Society. II, Express briefs, v.68 no.5, 2021년, pp.1605 - 1609

Um, Soyeon (Korea Advanced Institute of Science and Technology, School of Electrical Engineering, Daejeon, South Korea) , Kim, Sangyeob (Korea Advanced Institute of Science and Technology, School of Electrical Engineering, Daejeon, South Korea) , Kim, Sangjin (Korea Advanced Institute of Science and Technology, School of Electrical Engineering, Daejeon, South Korea) , Yoo, Hoi-Jun (Korea Advanced Institute of Science and Technology, School of Electrical Engineering, Daejeon, South Korea)

Abstract ▼ AI-Helper

Recently, Computing-In-Memory (CIM) processors have been proposed to achieve high energy-efficiency by reducing data movement and solving memory bottlenecks. Furthermore, a network with high accurate image classification has been introduced through the Absolute-Difference-Accumulation (ADA) operation instead of the multiplication-and-accumulation operation, which is widely used in DNN. ADA operation provides not only opportunities for high energy-efficient DNN accelerating by reducing multiplication but also a chance to reuse computation results. However, the previous CIM processor cannot reuse previous computation results for other computations. In this brief, we propose a high accurate and high energy-efficient ADA-CIM processor that with two key features: 1) computation reuse for low-power, resulting in a 49.5% CIM operation power reduction, and 2) low-cost sign prediction core with 3-bit activation and weight quantization for high utilization. From the two key features, the proposed ADA-CIM processor is simulated in 28 nm CMOS technology and occupies 3.78 mm2. It consumes 2.77mW and achieves 43.1 TOPS/W energy-efficiency with a high-accuracy of 91.62% at CIFAR-10 (ResNet-20).

참고문헌 (14)

Zhang, Jintao, Wang, Zhuo, Verma, Naveen. In-Memory Computation of a Machine-Learning Classifier in a Standard 6T SRAM Array. IEEE journal of solid-state circuits, vol.52, no.4, 915-924.

상세보기
Kang, Mingu, Gonugondla, Sujan K., Patil, Ameya, Shanbhag, Naresh R.. A Multi-Functional In-Memory Inference Processor Using a Standard 6T SRAM Array. IEEE journal of solid-state circuits, vol.53, no.2, 642-655.

상세보기
Ali, Mustafa, Jaiswal, Akhilesh, Kodge, Sangamesh, Agrawal, Amogh, Chakraborty, Indranil, Roy, Kaushik. IMAC: In-Memory Multi-Bit Multiplication and ACcumulation in 6T SRAM Array. IEEE transactions on circuits and systems. a publication of the IEEE Circuits and Systems Society. I, Regular papers, vol.67, no.8, 2521-2531.

상세보기
10.1109/CVPR42600.2020.00154
10.1109/CVPR.2009.5206848
10.1109/ISSCC19947.2020.9062949
Si, Xin, Liu, Rui, Yu, Shimeng, Liu, Ren-Shuo, Hsieh, Chih-Cheng, Tang, Kea-Tiong, Li, Qiang, Chang, Meng-Fan, Chen, Jia-Jing, Tu, Yung-Ning, Huang, Wei-Hsing, Wang, Jing-Hong, Chiu, Yen-Cheng, Wei, Wei-Chen, Wu, Ssu-Yen, Sun, Xiaoyu. A Twin-8T SRAM Computation-in-Memory Unit-Macro for Multibit CNN-Based AI Edge Processors. IEEE journal of solid-state circuits, vol.55, no.1, 189-202.

상세보기
Wang, Jingcheng, Wang, Xiaowei, Eckert, Charles, Subramaniyan, Arun, Das, Reetuparna, Blaauw, David, Sylvester, Dennis. A 28-nm Compute SRAM With Bit-Serial Logic/Arithmetic Operations for Programmable In-Memory Vector Computing. IEEE journal of solid-state circuits, vol.55, no.1, 76-86.

상세보기
10.1109/ISSCC19947.2020.9062995
Biswas, Avishek, Chandrakasan, Anantha P.. CONV-SRAM: An Energy-Efficient SRAM With In-Memory Dot-Product Computation for Low-Power Convolutional Neural Networks. IEEE journal of solid-state circuits, vol.54, no.1, 217-230.

상세보기
10.1109/VLSICircuits18222.2020.9163015
10.1109/ISSCC.2018.8310397
Nature Deep learning lecun 2015 10.1038/nature14539 521 436

상세보기
Yin, Shihui, Jiang, Zhewei, Seo, Jae-Sun, Seok, Mingoo. XNOR-SRAM: In-Memory Computing SRAM Macro for Binary/Ternary Deep Neural Networks. IEEE journal of solid-state circuits, vol.55, no.6, 1733-1743.

상세보기

LOADING...

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

원문 URL 링크

DOI : 10.1109/TCSII.2021.3067327
IEEE : 저널 > 논문

*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.

저작권 관리 안내

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관

저장형식

Text(ASCII format)
Excel format
RefWorks Direct Export
RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

연합인증