$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[해외논문] Majority Approximators for Low-Latency Data Bus Inversion 원문보기

Electronics, v.11 no.20, 2022년, pp.3352 -   

Pae, Sung-il (Department of Computer Engineering, Hongik University, Seoul 04066, Korea) ,  Kwon, Kon-Woo (Department of Computer Engineering, Hongik University, Seoul 04066, Korea)

Abstract AI-Helper 아이콘AI-Helper

Data bus inversion (DBI) is an encoding technique that saves power in data movement in which the majority function plays an essential role. For a latency optimization, the majority function can be replaced by a majority approximator that allows for a small error in majority voting to obtain a faster...

참고문헌 (22)

  1. Stan Bus-invert coding for low-power I/O IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 1995 10.1109/92.365453 3 49 

  2. Stan Low-power encodings for global communication in CMOS VLSI IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 1997 10.1109/92.645071 5 444 

  3. Bae An 80 nm 4 Gb/s/pin 32 bit 512 Mb GDDR4 graphics DRAM with low power and low noise data bus inversion IEEE J. Solid-State Circuits 2008 10.1109/JSSC.2007.908002 43 121 

  4. Hollis Data bus inversion in high-speed memory applications IEEE Trans. Circuits Syst. II Express Briefs 2009 56 300 

  5. 10.23919/DATE.2018.8342169 Lucas, J., Lal, S., and Juurlink, B. (2018, January 19-23). Optimal DC/AC data bus inversion coding. Proceedings of the 2018 Design, Automation & Test in Europe Conference & Exhibition (DATE), Dresden, Germany. 

  6. Sohn A 1.2 V 30 nm 3.2 Gb/s/pin 4 Gb DDR4 SDRAM with dual-error detection and PVT-tolerant data-fetch scheme IEEE J. Solid-State Circuits 2012 10.1109/JSSC.2012.2213512 48 168 

  7. 10.1587/elex.18.20200378 Kwon, K.W. (2021). Optimal bus coding for OR-chained buses. IEICE Electron. Express, 18. 

  8. Borkar The future of microprocessors Commun. ACM 2011 10.1145/1941487.1941507 54 67 

  9. Borkar Role of interconnects in the future of computing J. Light. Technol. 2013 10.1109/JLT.2013.2283277 31 3927 

  10. 10.1109/TEST.2011.6139189 Dally, B. (2011, January 20-22). Power, programmability, and granularity: The challenges of exascale computing. Proceedings of the 2011 IEEE International Test Conference, Anaheim, CA, USA. 

  11. Keckler GPUs and the future of parallel computing IEEE Micro 2011 10.1109/MM.2011.89 31 7 

  12. 10.1109/IISWC.2013.6704670 Kestor, G., Gioiosa, R., Kerbyson, D.J., and Hoisie, A. (2013, January 22-24). Quantifying the energy cost of data movement in scientific applications. Proceedings of the 2013 IEEE International Symposium on Workload Characterization (IISWC), Portland, OR, USA. 

  13. 10.2172/1222713 Lucas, R., Ang, J., Bergman, K., Borkar, S., Carlson, W., Carrington, L., Chiu, G., Colwell, R., Dally, W., and Dongarra, J. (2014). Doe Advanced Scientific Computing Advisory Subcommittee (Ascac) Report: Top Ten Exascale Research Challenges, Technical report. 

  14. 10.3390/electronics11081205 Pae, S.i., and Kwon, K.W. (2022). Latency-Optimized Design of Data Bus Inversion. Electronics, 11. 

  15. Shin Partial bus-invert coding for power optimization of application-specific systems IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 2001 10.1109/92.924059 9 377 

  16. 10.1109/HPCA.2018.00014 Lee, D., O’Connor, M., and Chatterjee, N. (2018, January 24-28). Reducing Data Transfer Energy by Exploiting Similarity within a Data Transaction. Proceedings of the 2018 IEEE International Symposium on High Performance Computer Architecture (HPCA), Vienna, Austria. 

  17. 10.1145/2830772.2830806 Song, Y., and Ipek, E. (2015, January 5-9). More is less: Improving the energy efficiency of data movement via opportunistic use of sparse codes. Proceedings of the 2015 48th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO), Waikiki, HI, USA. 

  18. Palnitkar, S. (1996). Verilog HDL: A Guide to Digital Design and Synthesis, Prentice-Hall, Inc. 

  19. Parhami Voting networks IEEE Trans. Reliab. 1991 10.1109/24.85461 40 380 

  20. Balasubramanian A distributed minority and majority voting based redundancy scheme Microelectron. Reliab. 2015 10.1016/j.microrel.2015.07.015 55 1373 

  21. Nagendra Power-delay characteristics of CMOS adders IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 1994 10.1109/92.311649 2 377 

  22. 10.1007/978-1-4471-4492-2 Laros III, J.H., Pedretti, K., Kelly, S.M., Shu, W., Ferreira, K., Vandyke, J., and Vaughan, C. (2013). Energy Delay Product. Energy-Efficient High Performance Computing, Springer. 

LOADING...

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

이 논문과 함께 이용한 콘텐츠

유발과제정보 저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로