선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 저가의 FPGA로 구현하였다. 기존의 하드웨어 설계 결과 [2][3] 등이 있으나 본 논문에서는 소규모 내장형 시스템에서 사용하기 위하여 저가의 FPGA로 구현하는 것을 목표로 하였다. 설계된 회로는 동일 칩에 UART 와 통합되어 면적 효율성과 실용성을 보여주었다.
- 키값은 데이터에 비해서 자주 바뀌지 않고 반복하이 사용되기 때문에 키값 계산과 데이터 계산을 순차적으로 하여도 성능에는 지장이 없다. 데이터 경로의 폭올 칩의 면적이 허용하는 한 크게 설정하여 128 비트로 설계함으로써 각 라운드를 수행하는데 필요한 클럭 사이클 수를 최소화하여 면적 제약조건 하에서 가능한 높은 데이터 처리량을 얻고자 하였다. 즉, 그림 7에서 Regular Round의 루프 부분에 레지스터를 하나만 두어서 1 클럭사이클에 한 라운드의 수행이 끝날 수 있도록 하였다.
- 본 논문에서는 차세대 암호화 알고리즘인 Rijndael 알고리즘을 개당 삼만원 이하의 비용이 드는 저비용 FPGA 에서 구현하면서 매우 높은 처리 능력을 얻도록 하였다. 동일 블록의 추출과 상수 행렬 곱셈 연산을 간단한 논리연산으로 대체하고 FPGA의 특성을 고려한 설계로써 저가 FPGA의 면적 요구량과 성능을 동시에 만족시 킬 수 있었다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.