선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- 본 연구는 MOSFET에서 게이트 활성 영역의 면 저항을 줄이기 위한 방법으로 비소(As)를 저 에너지 이온 주입 후 급속 열처리 어닐링 방법과 엑시머 레 이져 어닐링 방법으로 극히 얕은 접합을 형성하였으며 50nm 이하의 극미세 n-MOSFET를 제작 및 전 기적인 특성을 측정, 분석하였다. 게이트 길이 50nm 이하의 극미세 n-MOSFET를 제작하기 위해 2X 1014/cm2 농도의 비소를 저 에너지 이온 주입 법으로 이온 주입 후 엑시머 레이저 어닐링 공정을 하여 소스 드레인 확장 영역의 접합 깊이가 15nm이고, 이때 10/□의 낮은 저항을 가지는 기법을 제안한다.
- 이때 실리콘에서의 전반사를 방지하기 위하여 반사 보호막으로서 NSG(None-doped Silicate Glass)를 APCVD로 450笆에서 450A, 800A, 1000A의 두께로 각각 증착시킨 다음, 질소 분위기에서 1000℃ 5초간 급속 열처리 어닐링 방법과 엑시머 레 이저 어닐링 방법으로 각각 SDE와 S/D를 형성하였다. 그리고 n-MOSFET의 제작 공정은 먼저 P형(100) 방향과 10Q-cm 웨이퍼를 사용하였으며 문턱 전압 이온 주입과 펀치 쓰루 이온 주입은 각각 1.5X 1013/cm2 , 30keV, 1.5xi013/cm2 , 80keV의 BFZ< 주입하였다. 게이트 산화막은 습식 산화막으로 8501에서 두께는 30A 성장시켰으며, Poly-Si 두께는 1600 A으로 640P에서 LPCVD 로 성장시켰다.
- 그림 1은 본 연구를 위한 시료를 제작하기 위한 공정 순서도로 SDE 영역은 비소(As)를 2xiom/ci『 의 농도로 lOkeV의 에너지로 이온 주입하였고 S/D 영역은 비소(As)를 5xl015/cm2 농도를 45keV의 에너 지로 이온 주입한 후 엑시머 레이저 어닐링을 하였다. 기존의 방법으로 얕은 접합을 형성할 때 저 에너지 이온주입법과 스파이크 RTA 공정이 보고 되었지만, 많은 문제점이 나타나고 있다.
- 그림4, 5 는 SDE에 As를 2xiom/cm2 농도로 lOkeV 의 에너지로 이온 주입하고 S/D 영역에는 As를 5X 10%cm2의 온도로 45keV로 이온 주입 후 260mJ/cm2의 에너지로 ELA, 스파이크 RTA를 각각 실시하였다. 채널 폭은 10㎛일 때 게이트 길이는 0.
- 본 연구는 MOSFET에서 게이트 활성 영역의 면 저항을 줄이기 위한 방법으로 비소(As)를 저 에너지 이온 주입 후 급속 열처리 어닐링 방법과 엑시머 레 이져 어닐링 방법으로 극히 얕은 접합을 형성하였으며 50nm 이하의 극미세 n-MOSFET를 제작 및 전 기적인 특성을 측정, 분석하였다. 게이트 길이 50nm 이하의 극미세 n-MOSFET를 제작하기 위해 2X 1014/cm2 농도의 비소를 저 에너지 이온 주입 법으로 이온 주입 후 엑시머 레이저 어닐링 공정을 하여 소스 드레인 확장 영역의 접합 깊이가 15nm이고, 이때 10/□의 낮은 저항을 가지는 기법을 제안한다.
- 실제 소자 공정 시의 엑시머 레이저 어닐링 시에 너너 지가 높으면 실리콘보다 낮은 융점을 가진 다결정 실리콘이 기화되어 다결정 실리콘의 게이트 내부저 항을 높이게 하는데 이를 보정하기 위해 NSG의 두께를 조절하여 실리콘 표면 에너지 흡수율을 증가시 는 방법을 이용하여 소자를 제작하였다.
- 마지막으로 S/D 영역 형성 후 레이저 어닐링을 질소분위기에서 실시하였다. 이 후 NSG 1000A, PSG 5000A을 형성한 후 콘택을 형성하여 금속화 공정으로 1.5%의 실리콘이 함유된 알루미늄으로 배 선하였고, 최종적으로 수소 어닐링을 45(TC에서 30 분간 하였다. 게이트 길이 0.
- 그러나 본 실험에서 50nm 이하의 극미세 소자에서 극히 얕은 접합을 형성하며 면저항도 낮은 값을 갖는 접합 형성을 위해 이온 주입 에너지도 수 keV 이하로 낮추는 저 에너지 이온 주입 기술을 이용하였으며, 어닐링 기술과 RTA법과 레이저 어닐링 법을 사용하였다. 이때 실리콘에서의 전반사를 방지하기 위하여 반사 보호막으로서 NSG(None-doped Silicate Glass)를 APCVD로 450笆에서 450A, 800A, 1000A의 두께로 각각 증착시킨 다음, 질소 분위기에서 1000℃ 5초간 급속 열처리 어닐링 방법과 엑시머 레 이저 어닐링 방법으로 각각 SDE와 S/D를 형성하였다. 그리고 n-MOSFET의 제작 공정은 먼저 P형(100) 방향과 10Q-cm 웨이퍼를 사용하였으며 문턱 전압 이온 주입과 펀치 쓰루 이온 주입은 각각 1.
- 그림4, 5 는 SDE에 As를 2xiom/cm2 농도로 lOkeV 의 에너지로 이온 주입하고 S/D 영역에는 As를 5X 10%cm2의 온도로 45keV로 이온 주입 후 260mJ/cm2의 에너지로 ELA, 스파이크 RTA를 각각 실시하였다. 채널 폭은 10㎛일 때 게이트 길이는 0.03湖 0.18 ㎛, 0.23㎛, 0.53㎛으로 변화시켜가면서 만든 트랜지스터의 Id-Vg 그래프로 드레인 전압을 0.1V를 인가하여 전기적인 특성을 평가하였다. 그림에서 보는 것처럼 ELA 했을 때 게이트 길이 30nm에서 누설 전류가 5X1OT’A이고 스파이크 RTA에 의한 것은 5X 10之\로 전류가 적게 흐르는 것으로 보아 채널이 제대로 형성되었음을 알 수 있다.
대상 데이터
- 극히 얕은 접합기술에서 비축소 인자에 의해 생기 는 높은 면 저항을 감소시키기 위한 방법으로 ELA 기술을 이용한 게이트 길이 50nm 이하의 극미세 NMOSFET# 제작하기 위해서 기판은 , 비저 항이 10~15[a-cm] P형 실리콘 웨이퍼를 사용하였다.
이론/모형
- 대표적인 것이 TED(Transient Enhanced Diffusion) 현상과 고농도 주입 문제이다. 그러나 본 실험에서 50nm 이하의 극미세 소자에서 극히 얕은 접합을 형성하며 면저항도 낮은 값을 갖는 접합 형성을 위해 이온 주입 에너지도 수 keV 이하로 낮추는 저 에너지 이온 주입 기술을 이용하였으며, 어닐링 기술과 RTA법과 레이저 어닐링 법을 사용하였다. 이때 실리콘에서의 전반사를 방지하기 위하여 반사 보호막으로서 NSG(None-doped Silicate Glass)를 APCVD로 450笆에서 450A, 800A, 1000A의 두께로 각각 증착시킨 다음, 질소 분위기에서 1000℃ 5초간 급속 열처리 어닐링 방법과 엑시머 레 이저 어닐링 방법으로 각각 SDE와 S/D를 형성하였다.
- 대표적인 것이 TED(Transient Enhanced Diffusion) 현상과 고농도 주입 문제이다. 그러나 본 실험에서 50nm 이하의 극미세 소자에서 극히 얕은 접합을 형성하며 면저항도 낮은 값을 갖는 접합 형성을 위해 이온 주입 에너지도 수 keV 이하로 낮추는 저 에너지 이온 주입 기술을 이용하였으며, 어닐링 기술과 RTA법과 레이저 어닐링 법을 사용하였다. 이때 실리콘에서의 전반사를 방지하기 위하여 반사 보호막으로서 NSG(None-doped Silicate Glass)를 APCVD로 450笆에서 450A, 800A, 1000A의 두께로 각각 증착시킨 다음, 질소 분위기에서 1000℃ 5초간 급속 열처리 어닐링 방법과 엑시머 레 이저 어닐링 방법으로 각각 SDE와 S/D를 형성하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.