선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 따라서 누설전류를 최소화하여 향상된 MOS의 성능을 얻기 위해서는 둥가 산 화 막 두께 (Equivalent Oxide Thickness : EOT) 를 고려한 치밀한 설계가 요구되어진다. 따라서 본 논문에서는 전산 모의 실험을 통하여 ZrO2 의 두께가 MOS 소자의 성능에 어떠한 영향을 미치는지를 전류-전압 특성 (I-V), 정전용량-전압 (C-V) 특성 분석을 통하여 알아보고자 한다.
- 본 논문에서는 높은 유전율을 갖는 물질을 게이트 유전체로 사용하는 MOSFET 소자의 전기적인 특성을 공정과 소자 모델링을 통하여 알아보았다. 이를 위하여 Si 기판 위에 ZK)2를 사용한 구조가 테스트 구조로 이용되어졌으며, 이 구조의 전류-전압 특성 및 정전용량-전압 특성이 관찰되었다 또한 전산 모의실험 결과를 증명하기 위하여 실제 실험 결과를 바탕으로 한 논문이 참고문헌으로 이용되어졌다.
- L氏 둥 은 화학 기상 증착법(CVD)을 이용하여 제작된 ZrO2 와 Zr 규산염(silicate) 게이트 유전체가 MOS의 특성에 어떠한 영향을 미치는지를 연구하였다 [2][3]. 이와 같은 연구는 MOS의 성능뿐만 아 니라 제작의 용이성 및 경제성을 고려하면서 누설 전류를 최소화 할 수 있는 둥가 산화막 두께를 최적화하는 것이었다. 따라서 누설전류를 최소화하여 향상된 MOS의 성능을 얻기 위해서는 둥가 산 화 막 두께 (Equivalent Oxide Thickness : EOT) 를 고려한 치밀한 설계가 요구되어진다.
가설 설정
- 실리콘 기판과 폴리 실리콘 사이의 ZrO2 의 두께는 변수로서 2.6, 5.5 [nm] 로 변화한다고 가정하고 ATLAS Device Simulator를 이용하여 전산 모의실험을 수행하였다. ZrQ의 에너지 밴드 갭 에너지(欢)는 약 5.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.