선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 예제 1. VLSI CMOS 회로의 중요한 신뢰성 문제가 되는 gate oxide 소자에서 수율과 신뢰성을 고려해 보자. X를 시간 t세 결점의 크기를 나타내는 확률 변수라고 하자.
- 본 논문에서는 수율과 신뢰성 사이의 관계를 파 악할 수 있는 확률모형을 소개하고 이러한 모형에 기초하여 수율과 신뢰성 사이의 관계를 이론적으로 고찰하고자 한다.
- 본 논문에서는 신뢰성과 수율의 관계를 이론적으로 확립하고 제품 설계시 결점의 분포나 결점 크기의 분포가 신뢰성과 수율에 미치는 영향을 탐색하였다. 이러한 결과는 반도체 설계 시 수율과 신뢰성을 고려하고 차후 burn-in 과 같은 제품의 불량 검진 (screening test)를 실시할 것인가 하는 의사결정을 설계시에 함께 고려할 수 있는 전도형 연구라는 점에서 그 중요성이 있다.
- 이제 V를 면적 4인 반도체 제품이 시장에 출하된 후 시간 동안 제품 고장을 일으킬 수 있는 결점의 수라고 하고 P, 를 제품이 출하될때 비치명 적 결점이었던 것이 시간 (0, 力 동안 치명적으로 될 확률이라고 하자. 그러면 Nt\N, Vy~ 이 항분포 (V-Vy, Pt) 라고 가정 할 수 있고 제품의 신뢰성은 제품이 시간 (0, t) 동안 치명적 결 점을 가지지 않을 확률로 다음과 같다.
가설 설정
- 상수 &는 어떤 한 결점 이 그 크기나 위치가 치명적이어서 제품의 즉각적 인 고장을 일으킬 확률을 나타낸다. 이제 V를 면 적 4인 반도체 제품에서 발생하는 치명적 결점의 수라고 하면 凡丿凡~이항분포(席。)라고 가정할 수 있다. 수율은 제품이 치명적 결점을 가지지 않을 확률로 다음과 같다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.