[논문]효율적인 SAD 연산을 위한 하드웨어 구현에 대한 연구

박장호; 최현준; 박성호; 서영호; 김동욱

문제 정의

본 논문에서는 H.264/AVC의 움직임 추정기의 H/W 자원 사용량을 줄이기 위한 효과적인 방법으로 SAD 연산기를 1의 보수의 연산법을 이용하는 기법을 제안하였고 이를 하드웨어로 구현하였다. 하드웨어 구현 결과 최대 하드웨어 자원 사용량을 25%이상 줄임으로써 그 효율성을 증명했다.
본 논문에서는 게이트 수를 줄이기 위하여 1의 보수의 수 체계를 이용하는 방법을 제안하였다. 본 논문은 Ⅱ장에서는 BMA 과정에서 SAD 연산기를 이용하여 SAD값을 추출하는 방법을 소개하며, Ⅲ장에서 SAD 연산기를 하드웨어로 구현 시, 게이트 수를 줄일 수 있는 방법을 제안한다.

가설 설정

탐색 영역이 넓어지거나 블록 사이즈가 커진다면 게이트 수는 더 많이 늘어날 것이다. Ⅳ장에서 본 논문에서 제안한 1의 보수의 수체계 방식으로 하드웨어 구현을 하여, 여러 상황을 가정하여 실험을 해보았다.
위의 표를 보면 알 수 있듯이, 1의 보수의 수 체계를 사용한 하드웨어 구현이 2의 보수의 수 체계를 사용한 방법보다 많은 수의 게이트 수를 줄였다. 블록 사이즈마다 연산기의 수가 다를 것이다. 그림 5와 같이 16x16 블록사이즈로 탐색을 한다면 256개의 SAD 연산기가 필요하다.

제안 방법

그러나 이 방법은 음수 표현시 1의 보수를 취한 후, “+1”의 연산이 필요하다. SAD 연산은 음수 표현이 필요하므로, 1의 보수의 수 체계를 사용 하면 게이트 수가 줄 수도 있다는 가설을 세워 하드웨어 구현을 하고, 비교해 보았다. 표 1은 블록 사이즈를 16×16으로 가정 했을 시, 한 개의 SAD 연산기를 2의 보수(two’s complement)와 1의 보수(one’s complement)의 수 체계로 하드웨어로 구현을 하였고, 0.
게이트 수는 공정 종류와 클럭 동작수에 따라 달라지므로, 공정 종류와 클럭 동작 주파수에 대한 게이트 수도 비교를 해보았다. 움직임 추정 기법에서 사용되는 여러 가지 선택사항 중에 블록 사이즈 변화에 대한 게이트 수와 탐색 범위 변화에 대한 게이트 수를 비교하는 실험도 해보았다.
264/AVC는 움직임 추정 과정에서 16×16부터 4×4까지의 총 7가지의 다양한 가변 블록을 사용 한다. 또한, 움직임 추정을 수행할 때 정수 단위 화소 뿐만 아니라, 1/4 화소 단위까지 탐색을 하며 예측에 사용되는 참조 프레임도 한 장의 프레임에서 다중 프레임까지 사용함으로써, 보다 정확한 움직임 추정을 수행한다. 이러한 기존의 기술들보다 우수한 성능을 보여주고 있지만 높은 압축률과 고화질을 유지하기 위해서는 반복 연산을 해야 하므로 계산량이 많고 복잡하여 하드웨어 구현이 어렵다.
설계된 SAD 연산기의 simulation을 위해 Cadence의 Simvision을 사용하여 시뮬레이션 결과를 관찰해보았다. 또한, 하드웨어를 검증하기위해 Synopsys의 Design Compiler로 합성을 수행하였다.
움직임 추정 기법에서 사용되는 여러 가지 선택사항 중에 블록 사이즈 변화에 대한 게이트 수와 탐색 범위 변화에 대한 게이트 수를 비교하는 실험도 해보았다. 실험 조건은 SAD 연산을 할 때, 가장 차이가 많이 나는 0과 255의 차를 이용하여 최대 게이트 수에 대한 결과를 살펴보았다.
게이트 수는 공정 종류와 클럭 동작수에 따라 달라지므로, 공정 종류와 클럭 동작 주파수에 대한 게이트 수도 비교를 해보았다. 움직임 추정 기법에서 사용되는 여러 가지 선택사항 중에 블록 사이즈 변화에 대한 게이트 수와 탐색 범위 변화에 대한 게이트 수를 비교하는 실험도 해보았다. 실험 조건은 SAD 연산을 할 때, 가장 차이가 많이 나는 0과 255의 차를 이용하여 최대 게이트 수에 대한 결과를 살펴보았다.
표 1은 블록 사이즈를 16×16으로 가정 했을 시, 한 개의 SAD 연산기를 2의 보수(two’s complement)와 1의 보수(one’s complement)의 수 체계로 하드웨어로 구현을 하였고, 0.25µm 공정으로 합성을 하고 결과를 살펴보았다.

데이터처리

설계는 VHDL 하향식(top-down) 방식을 통해 이루어졌고, IEEE 표준 라이브러리만을 사용하였다. 설계된 SAD 연산기의 simulation을 위해 Cadence의 Simvision을 사용하여 시뮬레이션 결과를 관찰해보았다. 또한, 하드웨어를 검증하기위해 Synopsys의 Design Compiler로 합성을 수행하였다.

이론/모형

본 논문에서는 SAD 연산에서 1의 보수의 수 체계 방법을 사용하여 하드웨어로 구현 했을 때 게이트 수를 줄일 수 있다는 가설을 성공적으로 입증하였다. SAD 연산기는 VHDL(Very High Speed Intergrated Circuit Hardware Description Language)를 이용하여 하드웨어로 설계하였다. 설계는 VHDL 하향식(top-down) 방식을 통해 이루어졌고, IEEE 표준 라이브러리만을 사용하였다.
SAD 연산기는 VHDL(Very High Speed Intergrated Circuit Hardware Description Language)를 이용하여 하드웨어로 설계하였다. 설계는 VHDL 하향식(top-down) 방식을 통해 이루어졌고, IEEE 표준 라이브러리만을 사용하였다. 설계된 SAD 연산기의 simulation을 위해 Cadence의 Simvision을 사용하여 시뮬레이션 결과를 관찰해보았다.
움직임 추정 기법에서는 그림 2에 나타낸 것처럼 블록 정합 알고리듬인 BMA방법을 사용한다. BMA는 이전 프레임으로부터 블록 단위로 움직임 추정을 하는 기법으로, 현재 프레임을 7가지의 다양한 크기의 블록으로 나누어 현재 프레임의 각각의 블록을 그에 해당하는 이전 프레임의 탐색 영역(search window)내의 블록들과 비교하여 가장 유사한 블록을 찾아내는 것이다.
움직임 추정 기법은 BMA(Block Matching Algorithm)과정을 통해 SAD 연산기를 이용하여, 최적의 예측 블록을 찾아낸다. SAD 연산기는 움직임 추정 기법이 끝날 때까지 반복적으로 사용되는 것으로 하드웨어 구현 시, 게이트 수를 증가시키는 원인이 된다.

성능/효과

25µm 공정과 클럭 동작 주파수는 100Mhz, 130Mhz, 170Mhz, 200Mhz에서 블록 사이즈가 16×16일 경우에 각각의 조건에 따른 게이트 수는 표 2와 같은 결과를 나타내었다. 1의 보수의 수 체계 방법을 사용한 SAD 연산기의 게이트 수가 2의 보수의 수 체계 방법에 비해 평균적으로 12.5%의 감소율를 나타내었다.
본 논문에서는 SAD 연산에서 1의 보수의 수 체계 방법을 사용하여 하드웨어로 구현 했을 때 게이트 수를 줄일 수 있다는 가설을 성공적으로 입증하였다. SAD 연산기는 VHDL(Very High Speed Intergrated Circuit Hardware Description Language)를 이용하여 하드웨어로 설계하였다.
위의 표를 보면 알 수 있듯이, 1의 보수의 수 체계를 사용한 하드웨어 구현이 2의 보수의 수 체계를 사용한 방법보다 많은 수의 게이트 수를 줄였다. 블록 사이즈마다 연산기의 수가 다를 것이다.
264/AVC에서 움직임 추정을 위한하드웨어의 비중을 짐작할 수 있는 구현 결과이다. 제안한 기법의 구현 결과가 이전 기법에 비해 하드웨어 자원 사용량을 줄일 수 있음을 확인 할 수 있다.
264/AVC의 움직임 추정기의 H/W 자원 사용량을 줄이기 위한 효과적인 방법으로 SAD 연산기를 1의 보수의 연산법을 이용하는 기법을 제안하였고 이를 하드웨어로 구현하였다. 하드웨어 구현 결과 최대 하드웨어 자원 사용량을 25%이상 줄임으로써 그 효율성을 증명했다. 현재 영상의 크기가 HD급이 보통화 되고 있고, 점점 영상 사이즈가 커짐에 따라 하드웨어 구현 연구는 끊임없이 진행되리라 생각된다.

후속연구

현재 영상의 크기가 HD급이 보통화 되고 있고, 점점 영상 사이즈가 커짐에 따라 하드웨어 구현 연구는 끊임없이 진행되리라 생각된다. 제안한 방법을 기반으로 저전력 SoC에 관한 연구를 계속 진행할 것이다.

핵심어	질문	논문에서 추출한 답변
	H.264/AVC의 예측 방법은 무엇으로 나눌 수 있는가?	H.264/AVC의 예측 방법은 인트라 예측(intra prediction)과 인터 예측(inter prediction)으로 나눌 수 있다. 전체 부호화를 나타낸 그림 1에서 인터 예측은 움직임 추정(ME, motion estimation)과 움직임 보상(MC, motion compensation)부분이다.
	2의 보수(two’s complement)를 사용하는 방법은 음수 표현시 무엇을 취하는가?	그러나 이 방법은 음수 표현시 1의 보수를 취한 후, “+1”의 연산이 필요하다. SAD 연산은 음수 표현이 필요하므로, 1의 보수의 수 체계를 사용 하면 게이트 수가 줄 수도 있다는 가설을 세워 하드웨어 구현을 하고, 비교해 보았다.
	참조 블록(reference block)을 의미하는 것은?	CB는 현재 블록(current block)을 의미 하고, RB는 참조 블록(reference block)을 의미 한다. 위의 그림에서 설명한 것과 같이 SAD 연산기에는 감산 연산이 들어가게 된다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[국내논문] 효율적인 SAD 연산을 위한 하드웨어 구현에 대한 연구
A study on Hardware Implementation for efficient SAD calculation 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper

문제 정의

가설 설정

제안 방법

데이터처리

이론/모형

성능/효과

후속연구

질의응답

이 논문을 인용한 문헌

관련 콘텐츠

원문 보기

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[국내논문] 효율적인 SAD 연산을 위한 하드웨어 구현에 대한 연구 A study on Hardware Implementation for efficient SAD calculation 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

가설 설정

제안 방법

데이터처리

이론/모형

성능/효과

후속연구

질의응답

이 논문을 인용한 문헌

관련 콘텐츠

원문 보기

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

[국내논문] 효율적인 SAD 연산을 위한 하드웨어 구현에 대한 연구
A study on Hardware Implementation for efficient SAD calculation 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper