선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- MIS capacitor 소자를 p-type Si wafer에 LOCOS isolation의 구조로써 제작하였다. Acive 영역의 native oxide를 wet etching으로 제거한 후에 ALD(Atomic Layer Deposition)로 HfO2를 7nm 증착하였고, TaN는 dc sputter로 약 300nm로 증착하였다. 이때에 sputtering damage를 최소화하기 위하여 비교적 낮은 dc bias를 인가하였다.
- MIS capacitor 소자를 p-type Si wafer에 LOCOS isolation의 구조로써 제작하였다. Acive 영역의 native oxide를 wet etching으로 제거한 후에 ALD(Atomic Layer Deposition)로 HfO2를 7nm 증착하였고, TaN는 dc sputter로 약 300nm로 증착하였다.
- 하지만 이러한 재료들을 이용하여 sub-micron 소자를 제작하기 위해서는 건식식각 같은 plasma 공정이 반드시 수반되어야 하며, 공정시 발생하는 plasma damage는 sub- micron device의 전기적 특성과 신뢰도에 지대한 영향을 미치기 때문에 많은 연구가 필요한 부분이다. 따라서 HfO2와 TaN를 이용하여 MIS(TaN/HfO2/Si) capacitor를 그림 1과 같이 채널영역의 크기는 같지만, gate 전극과 연결된 안테나의 면적이 각각 다르게 제작하여 같은 조건에서 건식 식각한 후 발생되는 plasma damage를 트랜지스터의 전기적 특성변화로 연구하였다.
- Acive 영역의 native oxide를 wet etching으로 제거한 후에 ALD(Atomic Layer Deposition)로 HfO2를 7nm 증착하였고, TaN는 dc sputter로 약 300nm로 증착하였다. 이때에 sputtering damage를 최소화하기 위하여 비교적 낮은 dc bias를 인가하였다. 표준의 photolithography를 거쳐 PR pattering을 진행한 후에 ICP(Inductively Coupled Plasma) 식각 장비에서 HCl gas를 사용하여 TaN와 HfO2를 식각하였다.
- 이때에 sputtering damage를 최소화하기 위하여 비교적 낮은 dc bias를 인가하였다. 표준의 photolithography를 거쳐 PR pattering을 진행한 후에 ICP(Inductively Coupled Plasma) 식각 장비에서 HCl gas를 사용하여 TaN와 HfO2를 식각하였다. Plasma damage가 gate dielectric에 미치는 영향을 알아보고자 그림 1과 같이 antenna structure를 이용하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.