선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- 계전기는 역할, 동작원리 및 구조, 기능에 따라 여러 방식으로 구분되지만 본 논문에서는 상대적으로 가장 간단하고 계전기의 기본이 되는 과전류 계전기를 TMS320C32를 이용해서 구현하였다. 계전기의 입력으로 사용되는 전류는 Electro-Magnetic Transient Program (EMTP)를 사용한 고장모의실험을 통하여 취득하였다.
- 계전기는 역할, 동작원리 및 구조, 기능에 따라 여러 방식으로 구분되지만 본 논문에서는 상대적으로 가장 간단하고 계전기의 기본이 되는 과전류 계전기를 TMS320C32를 이용해서 구현하였다. 계전기의 입력으로 사용되는 전류는 Electro-Magnetic Transient Program (EMTP)를 사용한 고장모의실험을 통하여 취득하였다. 취득한 입력 데이터는 DOBLE을 이용해서 아날로그신호를 만들어 H/W Test를 시행하고 S/W와의 결과를 비교하였다.
- 과전류 계전기는 계전기의 입력 단자에 정정치 이상의 전류가 유입되면 차단기에 차단신호를 보내는 기기이다. Low Pass Filter(LPF)를 통과한 입력신호를 A/D 변환 후 Descrete Fourier Tranform(DFT)를 통해 RMS 값을 산출 한다. 산출 후에 과전류 감지 시에는 TC 곡선에 따른 딜레이 타임을 계산하여 딜레이 시간동안 Pick up이 계속 유지되면 Trip 신호를 차단기로 출력 하게 된다.
- <표1>에서와 같이 한국 전력 공사의 종합자동화용 디지털 과전류계전기 구매시방서에 명기된 단락 과전류 요소의 한시 특성을 적용하여 Delay Time을 계산하였다. 배전 계통에서 사용되는 Delay Time이 400ms~500ms이므로 이 조건에 맞게 설계하였다.
- <표1>에서와 같이 한국 전력 공사의 종합자동화용 디지털 과전류계전기 구매시방서에 명기된 단락 과전류 요소의 한시 특성을 적용하여 Delay Time을 계산하였다. 배전 계통에서 사용되는 Delay Time이 400ms~500ms이므로 이 조건에 맞게 설계하였다.
- 과전류 계전기의 타당성을 검증하기 위하여 과 같은 계통을 전자기과도현상 프로그램인 EMTP를 이용하여 22.9kV계통 100km를 모델링 하고 송수전단 전압 위상차가 -10°, 30km지점에서 DC 옵셋 최소화를 위하여 90도 A상 완전 지락고장을 모의하였다.
- DFT연산 이후에 RMS값과 정정치를 비교하여 최고전류의 2배가 넘으면 Pick up 신호를 발생시킨다. 그때의 RMS 전류를 반한시 특성에 맞추어 Delay Time 이후 Trip 신호가 나도록 설계하여 결과를 도출해냈다. Trip 신호가 난 시간인 0.
- 본 논문에서는 TMS320C32를 이용하여 과전류계전기를 구현하였고 입력 신호를 만들기 위하여 EMTP를 이용하였으며, 출력된 고장파형을 DOBLE을 이용하여 계전기의 입력신호로 사용하였다. 이 입력신호를 저역통과필터를 통과시킨 후 TMS320C32에 입력하여 실험하였다.
- [1] 신호를 디지털화 하는 과정에서 안티 엘리어싱(Anti-aliasing)을 하기 위해 차단 주파수 480Hz, 이득 0.1의 Butterworth 2차 저역 통과 필터를 사용하였으며 그 회로도는와 같다.
- H/W 동작 결과를 보기 위해 DOBLE을 이용해서 입력을 주고 TMS320C32 보드를 이용한 H/W Test 결과를 에 보였다.
데이터처리
- 계전기의 입력으로 사용되는 전류는 Electro-Magnetic Transient Program (EMTP)를 사용한 고장모의실험을 통하여 취득하였다. 취득한 입력 데이터는 DOBLE을 이용해서 아날로그신호를 만들어 H/W Test를 시행하고 S/W와의 결과를 비교하였다.
- 이 입력신호를 저역통과필터를 통과시킨 후 TMS320C32에 입력하여 실험하였다. H/W 동작결과는 S/W Test 결과와 비교하여 검증하였다. 그리고 고장전류가 Delay Time동안 계속 유지된다면 구현한 계전기가 동작함을 Trip신호로 확인하였다.
이론/모형
- <그림 1>은 구현한 과전류 계전기의 알고리즘 흐름도를 나타낸 것이며 전력 주파수 성분의 페이져를 구하기 위해 아래 식 (1), (2)와 같은 이산 퓨리에 변환 (Discrete Fourier Transform)을 사용하였다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.