최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Innovative Computing, Information and Control, 2006. ICICIC '06. First International Conference on, v.2, 2006년, pp.611 - 614
Zude Zhou (Sch. of Inf. Eng., Wuhan Univ. of Technol.) , Songlin Cheng (Sch. of Inf. Eng., Wuhan Univ. of Technol.) , Quan Liu (Sch. of Inf. Eng., Wuhan Univ. of Technol.)
DDR SDRAM (double data rate synchronously dynamic RAM) controller is discussed in this paper. The principle and commands of FPGA-based DDR SDRAM controller are detailed. The R/W control of DDR SDRAM is realized through Verilog HDL, and this controller is applied into 400 MHz single channel high-spee...
※ AI-Helper는 부적절한 답변을 할 수 있습니다.