본 논문에서는 고효율의 CMOSPWM DC-DC 벅 변환기를 설계하였다. 설계된 CMOS PWM DC-DC 벅 변환기는 입력전압(3.4-3.9V)로부터 일정한 출력전압(1-2.8V)을 생성한다. Inductor-based 방식을 택하였고, 제어 대상은 전류이며, Pulse Width Modulation(PWM) 모드로 동작한다. 회로 구성은 Power Switch, Pulse Width Generation, Buffer, Zero Current Sensing, Current Sensing Circuit, Clock & Ramp generation, V-I Converter, Soft Start, Compensator, Modulator 등 이다. 제안된 CMOS PWM DC-DC 벅 컨버터는 Switching Frequency가 약 1MHz이고, 부하 전류가 약 40mA이상부터 CCM동작을 하며 100mA일 때 98.71%의 최대 효율을 갖는다. 또한, 출력전압 리플은 0.98mV이다(입력전압 3.5V, 출력전압 2.5V 기준). 제안된 회로의 검증을 위해 CMOS $0.18{\mu}m$ 공정을 이용하여 시뮬레이션을 수행하였다.
본 논문에서는 고효율의 CMOS PWM DC-DC 벅 변환기를 설계하였다. 설계된 CMOS PWM DC-DC 벅 변환기는 입력전압(3.4-3.9V)로부터 일정한 출력전압(1-2.8V)을 생성한다. Inductor-based 방식을 택하였고, 제어 대상은 전류이며, Pulse Width Modulation(PWM) 모드로 동작한다. 회로 구성은 Power Switch, Pulse Width Generation, Buffer, Zero Current Sensing, Current Sensing Circuit, Clock & Ramp generation, V-I Converter, Soft Start, Compensator, Modulator 등 이다. 제안된 CMOS PWM DC-DC 벅 컨버터는 Switching Frequency가 약 1MHz이고, 부하 전류가 약 40mA이상부터 CCM동작을 하며 100mA일 때 98.71%의 최대 효율을 갖는다. 또한, 출력전압 리플은 0.98mV이다(입력전압 3.5V, 출력전압 2.5V 기준). 제안된 회로의 검증을 위해 CMOS $0.18{\mu}m$ 공정을 이용하여 시뮬레이션을 수행하였다.
This paper presents a high-efficiency CMOS PWM DC-DC buck converter. It generates a constant output voltage(1-2.8V), from an input voltage(3.4-3.9V). Inductor-based type is chosen and inductor current is controlled with PWM operation. The designed circuit consists of power switch, Pulse Width Genera...
This paper presents a high-efficiency CMOS PWM DC-DC buck converter. It generates a constant output voltage(1-2.8V), from an input voltage(3.4-3.9V). Inductor-based type is chosen and inductor current is controlled with PWM operation. The designed circuit consists of power switch, Pulse Width Generation, Buffer, Zero Current Sensing, Current Sensing Circuit, Clock & Ramp generation, V-I Converter, Soft Start, Compensator and Modulator. Switching Frequency is 1MHz, It operates in CCM when the load current is more than 40mA, and the maximum efficiency is 98.71% at 100mA. Output voltage ripple is 0.98mV(input voltage:3.5V, output voltage:2.5V). The performance of the designed circuit has been verified through extensive simulation using a CMOS $0.18{\mu}m$ technology.
This paper presents a high-efficiency CMOS PWM DC-DC buck converter. It generates a constant output voltage(1-2.8V), from an input voltage(3.4-3.9V). Inductor-based type is chosen and inductor current is controlled with PWM operation. The designed circuit consists of power switch, Pulse Width Generation, Buffer, Zero Current Sensing, Current Sensing Circuit, Clock & Ramp generation, V-I Converter, Soft Start, Compensator and Modulator. Switching Frequency is 1MHz, It operates in CCM when the load current is more than 40mA, and the maximum efficiency is 98.71% at 100mA. Output voltage ripple is 0.98mV(input voltage:3.5V, output voltage:2.5V). The performance of the designed circuit has been verified through extensive simulation using a CMOS $0.18{\mu}m$ technology.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 고효율 CMOS PWM DC-DC 벅 Converter를 설계하였다. 설계된 CMOS PWM DC-DC 벅 컨버터는 시뮬레이션 결과 스위칭 주파수는 약 1MHz이고, 부하 전류가 약 40mA이상부터 CCM동작을 하며 100mA일 때 최대 효율 98.
가설 설정
그림 2에 설계된 CSC의 구조를 보였다. [1] Power PMOS MP1이 ON이 되면 이로 인해 M6와 M11의 VDS가 대략적으로 같아진다. M6와 M11의 size 비율을 2000:1로 설계하였다.
제안 방법
[1] Power PMOS MP1이 ON이 되면 이로 인해 M6와 M11의 VDS가 대략적으로 같아진다. M6와 M11의 size 비율을 2000:1로 설계하였다. 그러므로 sensing에 필요한 전류 비율 또한 2000:1이다.
[2] 따라서 역전류가 흐를때는 NMOS switch를 강제로 off 시켜 역전류의 흐름을 멈출 필요가 있다. 본 논문에서 제안된 ZCS는 그림 4과 같이 Comparator, D-Flipflop, Multiplexer, Inverter로 구성되어 있다. 그림 5는 ZCS의 모의실험 결과를 나타낸다.
설계된 회로는 출력에서 feedback된 전압과 기준전압 Vref의 차이를 증폭하는 Error Amp(Compensator), 인덕터 전류를 센싱하는 Current Sensing Circuit, 1MHz의 클럭과 ramp 신호를 만들어주는 Clock & Ramp Generator, 센싱된 전류와 ramp 전류를 합해주는 V-I Converter, Error Amp의 출력 Vc와 V-I Converter의 출력을 비교하는 Modulator로 구성되어 있다.
성능/효과
5 이상의 값이기 때문에 Ramp신호를 이용하여 Sub-harmonic Oscillation 현상을 방지해야 한다. [3] Vref와 Rt는 Ct에 충전되는 전류를 제어하는데 사용된다. Ramp 신호가 Vh에 도달하면 M4가 ON이 되어 Ct를 방전시킨다.
DC-DC 컨버터 중 인덕터 타입의 PWM모드는 매우 높은 전력 변환 효율을 가지는 장점으로 인해 배터리 수명이 중요시되는 휴대용 시스템 및 전자 기기에 적합하다. 본 논문에서 제안된 고효율의 CMOS PWM DC-DC 벅 Converter는 PWM 모드이며, 입력전압 3.5V에서 안정된 출력전압 2.5V를 출력하여 기준 부하 전류가 약 100mA일 때 98.71%의 최대 효율을 가진다. 이에 대한 자세한 내용은 Ⅱ에서 다룬다.
본 논문에서는 고효율 CMOS PWM DC-DC 벅 Converter를 설계하였다. 설계된 CMOS PWM DC-DC 벅 컨버터는 시뮬레이션 결과 스위칭 주파수는 약 1MHz이고, 부하 전류가 약 40mA이상부터 CCM동작을 하며 100mA일 때 최대 효율 98.71%이다. 또한, 입력 전압 3.
부하 전류 변화에 따른 효율을 모의 실험한 결과를 그림 10에 보였다. 설계된 변환기는 부하전류가 500mA이하까지 90%의 높은 효율을 나타냈다. 특히 100mA 일 때 최대 효율 98.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.