선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문의 구성으로 ARM 의 Undefined Instruction 의 예외 처리 방식, 실험 환경, 설계한 Undefined Instruction Trojan 의 특징을 설명하고 이를 방지하기 위한 대응책을 제안한다. 이와 더불어 결론에서 현재 연구의 한계점과 향후 연구 방향으로 마무리 한다.
- 하지만 CISC 프로세서의 경우, 특히 x86 의 경우 명령어가 최대 17 바이트에 이르는 복잡한 구조이기 때문에 모든 Undefined Instruction 의 조합에 대하여 Trojan 발현 여부를 테스트 해 보기가 어렵다. 본 연구에서는 RISC CPU 인 ARM 프로세서를 통한 실험을 하였다. 추후에는 복잡한 명령어 구조를 가진 CPU 를 통해 보다 효과적으로 다양한 하드웨어 Trojan 의 검출과 대응책에 대한 연구를 진행할 예정이다.
- 본 연구에서는 파이프라인 구조의 ARM CPU 가 가지고 있는 Undefined Instruction 예외처리 방법에 대한 취약점을 지적하고, 이를 공격할 수 있는 Undefined Instruction 하드웨어 Trojan 을 구현한다. 또한 Undefined Instruction 하드웨어 Trojan 으로 인한 시스템 오류를 방지할 수 있는 대응책으로 ARM 프로세서의 Undefined Instruction checker 을 제안한다.
가설 설정
- 현재 실험은 ARM CPU 를 기반으로 구현한 실험용 CPU 를 사용하여 RISC 프로세서 환경을 가정하였다. 32 비트 RISC 프로세서의 경우 가능한 명령어 인코딩 조합은 2ଷଶ 가지로 모든 가능한 명령어 조합에 대해 Undefined Instruction Trojan 이 발현되는지에 대한 테스트가 충분히 가능하다는 점에서 Undefined Instruction Trojan 에 대한 대응책 연구가 무의미해 보일 수도 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.