선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 hold-up time 조건으로 인해 낮은 효율을 갖는 하프-브리지 LLC 컨버터의 효율 개선을 위해 하프-브리지 컨버터 구조가 통합된 새로운 부스트 PFC단 회로를 제안하였다. 제안된 회로는 회로의 복잡도를 최소화하기 위해 하프-브리지 플라이백 컨버터를 사용하여 구현 되었으며, hold-up time 동안 하프-브리지 플라이백 컨버터는 넓은 링크 전압 범위에서 출력 전압을 제어 할 수 있다.
- 본 논문에서는 고효율 하프-브리지 LLC 컨버터를 위한 새로운 부스트 PFC단을 제안한다. 제안된 회로는 기존의 부스트 다이오드를 동기화 정류 스위치로 바꿈으로써 부스트 PFC단 구조를 하프-브리지 컨버터구조로 쉽게 사용할 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.