초록 ▼

본 발명은 박막 트랜지스터 스태틱램(Static Random Access Memory;SRAM)셀의기생 다이오드 특성 개선방법에 관한 것으로, 전기적 게이트 역할은 하지 않고 패드(pad)역함만 하는 게이트 폴리실리콘(11)을 형성하여, n+불순물을 이온주입시키는 게이트 폴리실리콘막과 p+불순물을 이온주입시키는 채널 폴리실리콘막이 접속하게 되는 콘택부분의 게이트 폴리실리콘막에 반대형의 불순물을 주입시켜 순방향 및 역방향 기생 pn 다이오드의 전류를 증가 시키는 박막 트랜지스터 SRAM 셀의 기생 다이오드 특성 개선 방법에 관한 것이

본 발명은 박막 트랜지스터 스태틱램(Static Random Access Memory;SRAM)셀의기생 다이오드 특성 개선방법에 관한 것으로, 전기적 게이트 역할은 하지 않고 패드(pad)역함만 하는 게이트 폴리실리콘(11)을 형성하여, n+불순물을 이온주입시키는 게이트 폴리실리콘막과 p+불순물을 이온주입시키는 채널 폴리실리콘막이 접속하게 되는 콘택부분의 게이트 폴리실리콘막에 반대형의 불순물을 주입시켜 순방향 및 역방향 기생 pn 다이오드의 전류를 증가 시키는 박막 트랜지스터 SRAM 셀의 기생 다이오드 특성 개선 방법에 관한 것이다.

대표청구항 ▼

박막 트랜지스터 SRAM 셀의 기생 다이오드 특성 개선 방법에 있어서, 반도체 기판에 형성되어 지는 트랜지스터와 후에 형성될 박막 트랜지스터를 분리하는 차례산화막(10)상에 게이트 폴리실리콘막(11)을 증착하고 불순물을 이온 주입한 다음에 소정의 크기로 상기 게이트 폴리실리콘막(11)을 형성 하고 TFT(Thin Film Transistor;TFT)의 게이트 산화막(12)을 증착하는 제1단계, 제1단계 후에 감광막(photoresist;P/R)을 상기 TFT의 게이트 산화막(12)상에 도포한 후에 마스크 패턴하고 상기 TFT의 게이

박막 트랜지스터 SRAM 셀의 기생 다이오드 특성 개선 방법에 있어서, 반도체 기판에 형성되어 지는 트랜지스터와 후에 형성될 박막 트랜지스터를 분리하는 차례산화막(10)상에 게이트 폴리실리콘막(11)을 증착하고 불순물을 이온 주입한 다음에 소정의 크기로 상기 게이트 폴리실리콘막(11)을 형성 하고 TFT(Thin Film Transistor;TFT)의 게이트 산화막(12)을 증착하는 제1단계, 제1단계 후에 감광막(photoresist;P/R)을 상기 TFT의 게이트 산화막(12)상에 도포한 후에 마스크 패턴하고 상기 TFT의 게이트 산화막(12)을 예정된 크기로 식각하는 제2단계, 상기 제2단계 후에 누출된 상기 게이트 폴리실리콘막(11)에 이미 주입된 불순물과 반대형의 불순물을 주입하는 제3단계, 상기 제3단계 후에 상기 반대형의 불순물이 주입된 게이트 폴리실리콘막(13)사에 채널 폴리실리콘막(11)을 증착하여 접속 시키고 어닐링(annealing)한 다음에 채널 폴리실리콘막(13)에 박막 트랜지스터의 문턱전압 조절을 위한 불순물을 주입 및 박막트랜지스터의 소오스/드레인 형성을 위한 불순물을 주입하고 상기 채널 폴리시리콘막(13)을 소정의크기로 형성하는 제4단계 및 상기 제4단계 후에 트랜지스터와 다음 공정에서 형성되어 지는 BPSG(borophsphosilicate glass)막을 절연하는 부하산화막, BPSG막의 두 산화막으로 이루어진 산화막(14)를 도포한 다음에 상기 부하산화막(14)과채널 폴리실리콘막(13)을 차례로 선택 식각하여 금속(15)과 상기 게이트 폴리실리콘막(11)의 접속을 위한 콘택홀을 형성하고 선택적 금속을 증착하는 제5단계로 구비되는 것을 특징으로 하는 박막 트랜지스터 SRAM 셀의 기생 다이오드 특성 개선 방법.제1항에 있어서, 제1단게와 상기 게이트 폴리실리콘막(11)은 전기적 게이트 역할은 하지 않고 패드(pad)역할만 하는 것을 특징으로 하는 박막 트랜지스터 SRAM 셀의 기생 다이오드 특성 개선 방법.제1항에 있어서, 제1단계의 상기 TFT의 게이트 산화막(12)은 상기 게이트 폴리실리콘막(11)의 일부로 이루어 지는 것을 특징으로 하는 박막 트랜지스터 SRAM 셀의 기생 다이오드 특성 개선 방법.제1항에 있어서, 제5단계의 상기 금속(15)과 상기 게이트 폴리실리콘막(11)의 접속은 상기 채널 폴리실리콘막(13)이 완전히 식각되지 않고 일부가 남아 있는 것을 특징으로 하는 박막 트랜지스터 SRAM 셀의 기생 다이오드 특성 개선 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.