초록 ▼

본 발명은 반도체 소자의 제조공정중 텅스텐 증착시 하지층 TiN, 또는 Si의 결정구조를 변화시켜 텅스텐의 핵생성장소를 증가시킴으로써 텅스텐의 입자크기를 미세화하는 방법에 관한 것으로서, 종래에는 레지스트 찌거기를 남기지 않으려고 텅스텐의 입자조절을 텅스텐 조작 조건, 예를 들면 증착온도, 증착가스의 유속등을 조절하였으나, 이 방법에는 입자의 크기를 조절하는데 한계가 있어 레지스트 제거시 레지스트 찌거기의 완전제거가 이루어지지 않았으므로, 본 발명은 반도체 소자의 제조 공정중 텅스텐 형상 방법에 있어서, 하지층의 입자크기를 작게 한

본 발명은 반도체 소자의 제조공정중 텅스텐 증착시 하지층 TiN, 또는 Si의 결정구조를 변화시켜 텅스텐의 핵생성장소를 증가시킴으로써 텅스텐의 입자크기를 미세화하는 방법에 관한 것으로서, 종래에는 레지스트 찌거기를 남기지 않으려고 텅스텐의 입자조절을 텅스텐 조작 조건, 예를 들면 증착온도, 증착가스의 유속등을 조절하였으나, 이 방법에는 입자의 크기를 조절하는데 한계가 있어 레지스트 제거시 레지스트 찌거기의 완전제거가 이루어지지 않았으므로, 본 발명은 반도체 소자의 제조 공정중 텅스텐 형상 방법에 있어서, 하지층의 입자크기를 작게 한 후 텅스텐막을 형상하거나, 또는 하지층의 표면이 화학적으로 불활성되었을 때에는, 상기 하지층 상부에 활성화층을 형성한 후, 텅스텐막을 형성함으로써 텅스텐의 입자크기를 폭 넓게 조절할 수 있고, 텅스텐을 금속배선으로 사용시 입자와 입자사이에 존재하는 레지스트로 인한 금속배선간의 합선을 방지하여 소자의 수율도 크게 증대시킬 수 있다.

대표청구항

반도체 소자의 제조 공정중 텅스텐 형성 방법에 있어서, 하지층의 입자크기를 작게 한 후 텅스텐막을 형성하거나, 또는 하지층의 표면이 화학적으로 불활성 되었을 때에는, 상기 하지층 상부에 활성을 형성한 후, 텅스텐막을 형성하는 것을 특징으로 하는 텅스텐 형성 방법.

반도체 소자의 제조 공정중 텅스텐 형성 방법에 있어서, 하지층의 입자크기를 작게 한 후 텅스텐막을 형성하거나, 또는 하지층의 표면이 화학적으로 불활성 되었을 때에는, 상기 하지층 상부에 활성을 형성한 후, 텅스텐막을 형성하는 것을 특징으로 하는 텅스텐 형성 방법.