초록 ▼

본 발명은 디지털 시스템에 이용되는 주파수 검출회로에 관한 것으로, 특히 지연소자를 이용하여 디지털 클럭의 주파수를 검출하는 회로에 관한 것이다. 상기의 주파수 검출회는, 시스템 클럭을 입력하여 미리 설정된 제1필터링 주기보다 더 높은 주파수를 필터링하여 미리 설정된 제1필터링 주기의 주파수를 갖는 클럭으로 출력하는 주파수 필터링 수단과, 상기 제1주파수 필터링 수단으로부터 출력되는 클럭을 입력하여 미리 설정된 제2 필터링 주기보다 더 낮은 주파수를 검출하여 클럭 에러검출신호를 발생하는 주파수 검출수단과, 상기 주파수 검출수단으로부

본 발명은 디지털 시스템에 이용되는 주파수 검출회로에 관한 것으로, 특히 지연소자를 이용하여 디지털 클럭의 주파수를 검출하는 회로에 관한 것이다. 상기의 주파수 검출회는, 시스템 클럭을 입력하여 미리 설정된 제1필터링 주기보다 더 높은 주파수를 필터링하여 미리 설정된 제1필터링 주기의 주파수를 갖는 클럭으로 출력하는 주파수 필터링 수단과, 상기 제1주파수 필터링 수단으로부터 출력되는 클럭을 입력하여 미리 설정된 제2 필터링 주기보다 더 낮은 주파수를 검출하여 클럭 에러검출신호를 발생하는 주파수 검출수단과, 상기 주파수 검출수단으로부터 출력되는 에러검출신호를 래치하여 경보신호를 발생하고, 클리어 신호에 응답하여 상기 경보신호를 차단하는 경보 발생수단으로 구성된다.

대표청구항 ▼

소정 주기를 갖는 시스템 클럭을 발생하는 클럭 발생수단을 구비한 주파수 검출회로에 있어서, 상기 시스템 클럭을 입력하여 미리 설정된 제1필터링 주기보다 더 높은 주파수를 필터링하여 미리 설정된 제1필터링 주기의 주파수를 갖는 클럭으로 출력하는 주파수 필터링 수단과, 상기 제1주파수 필터링 수단으로부터 출력되는 클럭을 입력하여 미리 설정된 제2필터링 주기보다 더 낮는 주파수를 검출하여 클럭 에러검출신호를 발생하는 주파수 검출수단과, 상기 주파수 검출수단으로부터 출력되는 에러검출신호를 래치하여 경보신호를 발생하고, 클리어 신호에 응답하

소정 주기를 갖는 시스템 클럭을 발생하는 클럭 발생수단을 구비한 주파수 검출회로에 있어서, 상기 시스템 클럭을 입력하여 미리 설정된 제1필터링 주기보다 더 높은 주파수를 필터링하여 미리 설정된 제1필터링 주기의 주파수를 갖는 클럭으로 출력하는 주파수 필터링 수단과, 상기 제1주파수 필터링 수단으로부터 출력되는 클럭을 입력하여 미리 설정된 제2필터링 주기보다 더 낮는 주파수를 검출하여 클럭 에러검출신호를 발생하는 주파수 검출수단과, 상기 주파수 검출수단으로부터 출력되는 에러검출신호를 래치하여 경보신호를 발생하고, 클리어 신호에 응답하여 상기 경보신호를 차단하는 경보 발생수단으로 구성함을 특징으로 하는 주파수 검출회로.