초록

본 발명은 상당히 큰 통과 대역폭을 가지며, 동시에, 저지 대역에 상당히 경사진 에지를 가지며, 통과 대역에서 감쇠가 적은 대역 통과 필터에 관한 것이다. 대역 통과 필터는 세개의 병렬 LC 엘리멘트(LP1,CP1; LP2,CP2; LP3,CP3)를 포함하며, 그 중 하나는 대역 통과 필터의 입력(IN)과 대역 통과 필터의 출력(OUT)에 배치되고 다른 두개는 각각 고정된 기준 전위(P)중 하나에 접속된다.

대표청구항 ▼

제 1 캐패시터(C1), 제 1 병렬 LC 엘리멘트(LP1,CP1), 제 2 캐패시터(C2) 및 인덕터(L)를 포함하는 직렬 회로는 대역 통과 필터의 입력(IN)과 출력(OUT) 사이에 접속되고, 상기 직렬 회로의 각각의 엘리멘트는 상기 순서를 따라 차례로 접속되며, 제 2 접속부가 제 3 캐패시터(C3)를 통하여 고정된 기준 전위(P)에 결합된 제 2 병렬 LC 엘리멘트(LP2,CP2)는 상기 제 1 병렬 LC 엘리멘트(LP1,CP1)와 상기 제 2 캐패시터(C2) 사이의 접속 라인에서 접속되며, 그리고제 2 접속부가 상기 고정된

제 1 캐패시터(C1), 제 1 병렬 LC 엘리멘트(LP1,CP1), 제 2 캐패시터(C2) 및 인덕터(L)를 포함하는 직렬 회로는 대역 통과 필터의 입력(IN)과 출력(OUT) 사이에 접속되고, 상기 직렬 회로의 각각의 엘리멘트는 상기 순서를 따라 차례로 접속되며, 제 2 접속부가 제 3 캐패시터(C3)를 통하여 고정된 기준 전위(P)에 결합된 제 2 병렬 LC 엘리멘트(LP2,CP2)는 상기 제 1 병렬 LC 엘리멘트(LP1,CP1)와 상기 제 2 캐패시터(C2) 사이의 접속 라인에서 접속되며, 그리고제 2 접속부가 상기 고정된 기준 전위(P)에 다시 직접 결합되거나 제 4 캐패시터(C4)를 통하여 결합된 제 3 병렬 LC 엘리멘트(LP3,CP3)는 상기 제 2 캐패시터(C2)와 상기 인덕터(L) 사이의 접속 라인에서 접속되는 것을 특징으로 하는 대역 통과 필터.제 1 항에 있어서, 상기 제 2 캐패시터(C2)와 상기 인덕터(L) 사이의 접속 라인은 제 5 캐패시터(C5)를 통하여 고정된 기준 전위(P)에 결합되는 것을 특징으로 하는 대역 통과 필터. 다수의 주파수 영역의 필터 경로(FZ1,FZ2,...,FZi)가 AC 전압 입력 접속부(INRF)와 AC 전압 출력 접속부(OUTRF)사이에 배치되며,적어도 하나의 대역 통과 필터(F1,F2,...,Fi)는 각각의 주파수 영역의 필터 경로(FZ1,FZ2,...,FZi)에서 적어도 하나의 제 1 다이오드와 제 2 다이오드(D11,D21; D12,D22; ...; D1i,D2i) 사이에서 직렬로 배치되는데, 상기 제 2 다이오드(D21,D22,...,D2i)는 상기 제 1 다이오드(D11,D12,...,D1i)의 반대쪽에 순방향으로 접속되며, 상기 각각의 주파수 영역의 필터 경로(FZ1,FZ2,...,FZi)에는 연관된 대역 통과 필터(F1,F2,...,Fi)를 턴온하기 위한 회로 장치의 동작시 상기 주파수 영역의 필터 경로(FZ1,FZ2,...,FZi)의 제 1 및 제 2 다이오드(D11,D21; D12,D22; ...; D1i,D2i)를 스위치 온 하는 스위칭 유니트(SE1,SE2,...,SEi)가 제공되며, 제 3 및 제 4 다이오드(D3,D4)가 제 1 다이오드(D11,D12,...,D1i)와 제 2 다이오드(D21,D22,...,D2i)에 각각 동일 방향으로 순방향으로 접속되도록 제 3 다이오드(D3)의 제 1 접속은 제 1 노드(K1)에 접속되고 제 4 다이오드(D4)의 제 1 접속은 서로 병렬로 접속된 주파수 영역의 필터 경로(FZ1,FZ2,...,FZi)의 제 2 노드(K2)에 접속되며, 제 3 및 제 4 다이오드(D3,D4)의 각각의 제 2 접속부는 로드에 종속되는 DC 전압 소스(ULG)에 대해 각각 제 1 및 제 2 접속부(A1,A2)에 결합되며, 그리고제 1 노드(K1) 및 제 2 노드(K2)는 DC 전압 접속부(ER)에 결합되는 것을 특징으로 하는 제 1 항 또는 제 2 항의 다수의 대역 통과 필터(F1,F2,...,Fi)를 가진 회로 장치.제 3 항에 있어서, 상기 제 1 및 제 2 다이오드(D11,D21; D12,D22; ...; D1i,D2i)와 제 3 및 제 4 다이오드(D3,D4)는 PIN 다이오드인 것을 특징으로 하는 회로 장치. 제 3 항 또는 제 4 항에 있어서, 각각의 일단부는 연관된 주파수 영역의 필터(F1,F2,...,Fi)의 입력과 출력에 각각 접속되며 각각의 타단부는 서로 접속된 제 1 전기 저항(R11,R12,...,R1i)과 제 2 전기 저항(R21,R22,...,R2i),각각의 일단부에서 상기 제 1 전기 저항(R11,R12,...,R1i)과 상기 제 2 전기 저항(R21,R22,...,R2i) 사이에 접속되며 각각의 타단부에서 고정된 기준 전위(P)에 접속된 온/오프 스위치(S1,S2,...,Si), 및각각의 일단부에서 상기 제 1 전기 저항(R11,R12,...,R1i)과 제 2 전기 저항(R21,R22,...,R2i) 사이에 접속되며 각각의 타단부에서 고정된 기준 전위(P)에 접속된 캐패시터(CF1,CF2,...,CFi)를 각각 가지는 상기 각각의 스위칭 유니트(SE1,SE2,...,SEi)를 포함하는 것을 특징으로 하는 회로 장치.