다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
| 국가/구분 | 한국(KR)/등록특허 |
|---|---|
| 국제특허분류(IPC8판) |
|
| 출원번호 | 10-2001-0009604 (2001-02-26) |
| 공개번호 | 10-2001-0112829 (2001-12-22) |
| 등록번호 | 10-0652370-0000 (2006-11-24) |
| DOI | http://doi.org/10.8080/1020010009604 |
| 발명자 / 주소 | |
| 출원인 / 주소 |
|
| 대리인 / 주소 |
|
| 심사청구여부 | 있음 (2005-07-28) |
| 심사진행상태 | 등록결정(일반) |
| 법적상태 | 소멸 |
외부에서 유입되는 잡음에 대하여 면역성이 강화된 플로팅 바디효과를 제거한 반도체 메모리소자 및 그 제조방법이 개시된다. 본 발명의 메모리소자는 반도체기판, 상기 반도체기판의 상부표면과 인접되도록 매몰되며 평행하게 배열된 복수개의 비트라인, 상기 반도체기판상에 상기 비트라인들과 절연되며 교차하도록 형성된 복수개의 워드라인 및 상기 비트라인 및 워드라인이 교차하는 단위 메모리 셀영역에 형성되어 있으며, 상기 워드라인의 측벽 일부를 따라 게이트절연막을 개재하면서 상기 비트라인상에 수직으로 제1 소오스/드레인영역, 채널영역 및 제2 소오스
반도체기판;상기 반도체기판의 상부표면과 인접되도록 매몰되며 평행하게 배열된 복수개의 비트라인;상기 반도체기판상에 상기 비트라인들과 절연되며 교차하도록 형성된 복수개의 워드라인; 및상기 비트라인 및 워드라인이 교차하는 단위 메모리 셀영역에 형성되어 있으며, 상기 워드라인의 측벽 일부를 따라 게이트절연막을 개재하면서 상기 비트라인상에 수직으로 제1 소오스/드레인영역, 채널영역 및 제2 소오스/드레인영역을 포함하는 복수개의 수직형 억세스 트랜지스터를 구비하며, 상기 각 억세스 트랜지스터의 채널영역을 포함하는 각 바디영역이 일체화되도록 서
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.