초록 ▼

간이한 회로를 사용하여 불필요한 고조파 성분을 확실하게 제거할 수 있는 주파수 체배 회로이다. 본 발명의 발진 회로(14a)는 수정 발진자를 내장하여 원발진 신호를 생성하는 원발진 회로(1)와, 직렬 접속된 복수의 주파수 체배 회로(2)를 갖는다. 주파수 체배 회로(2)는 입력 신호의 주파수를 2배로 높인 신호를 출력하는 2체배 회로(2)로, 이 회로의 내부에는 90° 위상 시프트 회로(21a)와 믹서(22)가 설치된다. 발진 회로(14a)의 내부에 직렬 접속된 3단의 2체배 회로(2)를 설치하고 초단의 2체배 회로(2)에 수

간이한 회로를 사용하여 불필요한 고조파 성분을 확실하게 제거할 수 있는 주파수 체배 회로이다. 본 발명의 발진 회로(14a)는 수정 발진자를 내장하여 원발진 신호를 생성하는 원발진 회로(1)와, 직렬 접속된 복수의 주파수 체배 회로(2)를 갖는다. 주파수 체배 회로(2)는 입력 신호의 주파수를 2배로 높인 신호를 출력하는 2체배 회로(2)로, 이 회로의 내부에는 90° 위상 시프트 회로(21a)와 믹서(22)가 설치된다. 발진 회로(14a)의 내부에 직렬 접속된 3단의 2체배 회로(2)를 설치하고 초단의 2체배 회로(2)에 수정 발진자의 원발진 신호를 공급하여 8체배한 국부 발진 신호를 생성하기 때문에, 원발진 주파수가 낮아도 충분히 높은 주파수의 국부 발진 신호를 생성할 수 있다. 주파수 체배 회로(2)의 단 간에 필터 회로(31)를 설치함으로써, 90° 위상 시프트 회로(21a)의 리미터 증폭기(26)에 의해서 생기는 고정 위상 시프트량을 필터 회로(31)에 삽입한 저항 R6 ∼ R8에 의해 제거할 수 있어 불필요 고조파의 발생을 확실하게 억제할 수 있다.

대표청구항 ▼

주파수 체배 회로에 있어서, 수정 발진자를 사용하여 원발진 신호를 생성하는 원발진 회로와, 입력 신호의 위상을 90° 시프트시키는 90° 위상 시프트 회로 및 상기 입력 신호 및 상기 90° 위상 시프트 회로의 출력 신호에 기초하여 상기 입력 신호의 2체배 신호를 생성하는 믹서를 각각 구비한 n(n은 2 이상의 정수)개의 체배 회로를 포함하고, 상기 n개의 체배 회로는 직렬 접속되어, 초단의 체배 회로에는 상기 원발진 신호가 입력되어, 최종단의 체배 회로는 상기 원발진 신호의 주파수의 2n배의 주파수의 신호를 출력하는 것을 특징으로

주파수 체배 회로에 있어서, 수정 발진자를 사용하여 원발진 신호를 생성하는 원발진 회로와, 입력 신호의 위상을 90° 시프트시키는 90° 위상 시프트 회로 및 상기 입력 신호 및 상기 90° 위상 시프트 회로의 출력 신호에 기초하여 상기 입력 신호의 2체배 신호를 생성하는 믹서를 각각 구비한 n(n은 2 이상의 정수)개의 체배 회로를 포함하고, 상기 n개의 체배 회로는 직렬 접속되어, 초단의 체배 회로에는 상기 원발진 신호가 입력되어, 최종단의 체배 회로는 상기 원발진 신호의 주파수의 2n배의 주파수의 신호를 출력하는 것을 특징으로 하는 주파수 체배 회로. 제1항에 있어서, 상기 n개의 체배 회로 중 적어도 일부의 단 사이에 배치되어 불필요한 주파수 성분을 제거하는 필터 회로를 구비하는 것을 특징으로 하는 주파수 체배 회로. 제1항에 있어서, 상기 n개의 체배 회로 중 적어도 일부의 체배 회로에 대응하여 설치되는 위상 시프트 조정 회로를 포함하고, 상기 위상 시프트 조정 회로는 대응하는 상기 믹서의 출력 직류 전압이 대략 제로가 되도록 대응하는 상기 90° 위상 시프트 회로의 위상 시프트량을 조정하는 것을 특징으로 하는 주파수 체배 회로. 제3항에 있어서, 상기 90° 위상 시프트 회로는, 상기 위상 시프트 조정 회로의 출력에 의해 전류량을 조정할 수 있는 제1 전류원과, 상기 전류원을 흐르는 전류량에 따라서 임피던스가 가변 제어되는 제1 임피던스 소자와, 제1 캐패시터 소자를 포함하는 것을 특징으로 하는 주파수 체배 회로. 제3항 또는 제4항에 있어서, 상기 n개의 체배 회로 중 적어도 일부의 단 사이에 배치되어 불필요한 주파수 성분을 제거하는 필터 회로를 구비하고, 상기 위상 시프트 조정 회로는, 대응하는 상기 믹서의 출력 직류 전압이 제로가 되도록, 대응하는 상기필터 회로의 대역 특성을 조정하는 것을 특징으로 하는 주파수 체배 회로. 제5항에 있어서, 상기 필터 회로는, 상기 위상 시프트 조정 회로의 출력에 의해 전류량을 조정할 수 있는 제2 전류원과, 상기 전류원을 흐르는 전류량에 따라서 임피던스가 가변 제어되는 제2 임피던스 소자를 포함하는 것을 특징으로 하는 주파수 체배 회로. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 필터 회로는, 입력 단자 및 출력 단자 간에 접속되고 전류에 의해 임피던스가 가변될 수 있는 제1 가변 임피던스 소자와, 상기 출력 단자에 접속된 제1 캐패시터 소자와, 전류에 따라서 상기 출력 단자의 전압을 제어하는 제2 가변 임피던스 소자와, 상기 제2 가변 임피던스 소자에 흐르는 전류와 동위상의 전류를 상기 출력 단자에 공급하는 전류 공급 회로를 포함하는 것을 특징으로 하는 주파수 체배 회로. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 필터 회로는, 제1 입력 단자 및 제1 출력 단자 간에 접속되고 상기 제1 입력 단자에 흐르는 전류에 의해 임피던스가 가변 제어되는 제1 가변 임피던스 소자와, 제2 입력 단자 및 제2 출력 단자 간에 접속되고, 상기 제2 입력 단자에 흐르는 전류에 의해 임피던스가 가변 제어되는 제2 가변 임피던스 소자와, 상기 제1 및 제2 출력 단자 간에 접속된 제1 캐패시터 소자와, 상기 제1 출력 단자의 전압을 제어하는 제1 트랜지스터와, 상기 제2 출력 단자의 전압을 제어하는 제2 트랜지스터와, 상기 제1 및 제2 트랜지스터의 각 출력측 단자 간에 접속된 제2 캐패시터 소자를 포함하고, 상기 제1 트랜지스터는 상기 제2 트랜지스터에 흐르는 전류와 동위상의 전류를 상기 제1 출력 단자에 공급하고, 상기 제2 트랜지스터는, 상기 제1 트랜지스터에 흐르는 전류와 동위상의 전류를 상기 제2 출력 단자에 공급하는 것을 특징으로 하는 주파수 체배 회로. 제8항에 있어서, 상기 제1 에서 제4 가변 임피던스 소자 중 적어도 하나는, 바이폴라 트랜지스터로 구성되고, 그 트랜지스터의 에미터 단자에 흐르는 전류를 제어함으로써 임피던스를 가변 제어하는 것을 특징으로 하는 주파수 체배 회로. 제9항에 있어서, 상기 제1 에서 제4 가변 임피던스 소자 중 적어도 하나는 달링톤 접속된 복수의 바이폴라 트랜지스터로 구성되는 것을 특징으로 하는 주파수 체배 회로. 제7항에 있어서, 상기 필터 회로는 상기 제1 및 제2 입력 단자와 상기 제1 및 제2 가변 임피던스 소자 간에 접속되고, 입력 신호의 전압 진폭을 소정의 전압 범위로 제한하여 출력하는 제1 리미터 증폭기를 포함하고, 상기 90° 위상 시프트 회로는, 상호 직렬 접속되고 입력 신호의 위상을 대략 45도 시프트시켜서 출력하는 제1 및 제2 위상 시프트부와, 상기 제1 위상 시프트부의 전단에 접속되고 입력 신호의 전압 진폭을 소정의 전압 범위에 제한하여 출력하는 제2 리미터 증폭기와, 상기 제2 리미터 증폭기와 상기 제2 위상 시프트부 간에 접속되며, 상기 제1 위상 시프트부의 출력 신호의 전압 진폭을 소정의 전압 범위에 제한하여 출력하는 제3 리미터 증폭기를 포함하는 것을 특징으로 하는 주파수 체배 회로. 제8항에 있어서, 상기 필터 회로는, 상기 제1 가변 임피던스 소자와 상기 제1 출력 단자 간에 접속된 제1 임피던스 소자와, 상기 제2 가변 임피던스 소자와 상기 제2 출력 단자 간에 접속된 제2 임피던스 소자와, 상기 제1 트랜지스터와 상기 제2 캐패시터 소자 간에 접속된 제3 임피던스 소자와, 상기 제2 트랜지스터와 상기 제2 캐패시터 소자 간에 접속된 제4 임피던스 소자를 포함하는 것을 특징으로 하는 주파수 체배 회로. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 필터 회로는 초단 및 둘째 단의 상기 체배 회로 간에 적어도 배치되는 것을 특징으로 하는 주파수 체배 회로. 반도체 집적 회로에 있어서, 국부 발진 신호를 생성하는 국부 발진 회로와, 안테나로 수신된 고주파 신호를 상기 국부 발진 신호에 기초하여 중간 주파수 신호로 변환하는 중간 주파수 신호 변환 회로와, 상기 중간 주파수 신호에 기초하여 복조 처리를 행하는 복조 회로를 포함하고, 상기 국부 발진 회로는, 수정 발진자를 사용하여 원발진 신호를 생성하는 원발진 회로와, 입력 신호의 위상을 90° 시프트시키는 90° 위상 시프트 회로와, 상기 입력 신호 및 상기 90° 위상 시프트 회로의 출력 신호에 기초하여 상기 입력 신호의 2체배 신호를 출력하는 믹서를 각각 구비한 n개의 체배 회로를 포함하고, 상기 n개의 체배 회로는 직렬 접속되어 초단의 체배 회로에는 상기 원발진 신호가 입력되는 것을 특징으로 하는 반도체 집적 회로. <