초록 ▼

칩(100)에 구현되는 전압(Vin)/전류(Iout) 변환 구조가 제 1 V/I 변환기(3)를 포함하며, 이 변환기(3)의 동작은 상기 칩에 형성된 변환 저항(Rconv)에 기초한다. 이 저항은 알려지지 않은 제조 공차(α)를 갖는다. 이는 보상 저항(Vconv)을 갖는 제 2 V/I 변환기(13)의 존재로 보상되는 데, 상기 보상 저항은 상기 칩에 또한 형성되고 동일한 제조 공차(α)를 갖는다. 더욱이, 외부 저항(Rref)에 기초하여 동작하는 제 3 V/I 변환기(23)가 존재한다. 제 2 V/I 변환기(13)는 기준 전

칩(100)에 구현되는 전압(Vin)/전류(Iout) 변환 구조가 제 1 V/I 변환기(3)를 포함하며, 이 변환기(3)의 동작은 상기 칩에 형성된 변환 저항(Rconv)에 기초한다. 이 저항은 알려지지 않은 제조 공차(α)를 갖는다. 이는 보상 저항(Vconv)을 갖는 제 2 V/I 변환기(13)의 존재로 보상되는 데, 상기 보상 저항은 상기 칩에 또한 형성되고 동일한 제조 공차(α)를 갖는다. 더욱이, 외부 저항(Rref)에 기초하여 동작하는 제 3 V/I 변환기(23)가 존재한다. 제 2 V/I 변환기(13)는 기준 전압(Vref)을 보상 전류 신호(Icomp)로 변환하며, 제 3 V/I 변환기(23)는 기준 전압(Vref)를 기준 전류 신호(Iref)로 변환한다. 출력전류(Iout)는 제 1 V/I 변환기(3)의 출력 전류 신호(I1)를 기준 전류 신호(Iref)에는 비례하며 보상 전류 신호(Icomp)에는 반비례하는 인자로 배율함으로써 제공된다.

대표청구항 ▼

측정량을 전기적 변환 신호로 변환하는 방법으로서,제 1 변환 요소를 포함하며 제 1 측정 신호를 공급하는 제 1 센서에 의해 상기 측정량에 대한 측정을 수행하는 단계와,상기 제 1 변환 요소의 특성과 실질적으로 동일한 특성을 갖는 제 2 변환 요소를 갖는 제 2 센서를 제공하는 단계와,기준량을 제공하는 단계와,보상 신호를 제공하기 위해, 상기 제 2 센서를 통해 상기 기준량에 대한 보상 측정을 수행하는 단계와,정확한 기준 신호를 제공하는 단계와,상기 전기 변환 신호를 공급하기 위해, 상기 제 1 기준 신호를 상기 기준 신호와 상기

측정량을 전기적 변환 신호로 변환하는 방법으로서,제 1 변환 요소를 포함하며 제 1 측정 신호를 공급하는 제 1 센서에 의해 상기 측정량에 대한 측정을 수행하는 단계와,상기 제 1 변환 요소의 특성과 실질적으로 동일한 특성을 갖는 제 2 변환 요소를 갖는 제 2 센서를 제공하는 단계와,기준량을 제공하는 단계와,보상 신호를 제공하기 위해, 상기 제 2 센서를 통해 상기 기준량에 대한 보상 측정을 수행하는 단계와,정확한 기준 신호를 제공하는 단계와,상기 전기 변환 신호를 공급하기 위해, 상기 제 1 기준 신호를 상기 기준 신호와 상기 보상 신호의 몫으로 배율 하는 단계를 포함하는 측정량을 전기적 변환 신호로 변환하는 방법.제 1 항에 있어서,상기 제 2 변환 요소와 상기 제 1 변환 요소는 예컨대 상기 제 2 변환 요소와 상기 제 1 변환 요소가 동일 칩에 제작되는 경우에 동일한 프로세스 단계로 제작되는 측정량을 전기적 변환 신호로 변환하는 방법.입력전압(Vin)/출력전류(Vout) 변환 방법으로서,변환 저항(Rconv)을 갖는 제 1 V/I 변환기(3)를 제공하는 단계와,보상 저항(Rcomp)을 갖는 제 2 V/I 변환기(13)를 제공하는 단계와, 여기서 상기 보상 저항(Rcomp)과 상기 변환 저항(Rconv)은 유사한 특성을 갖도록 제작되고 그리고 바람직하게는 동일한 프로세스 단계로 제작되며,기준 전압(Vref)을 제공하는 단계와,기준 전류 신호(Iref)를 제공하는 단계와,상기 제 1 V/I 변환기(3)를 통해 상기 입력 신호(Vin)를 제 1 전류신호(I1)로 변환하는 단계와,상기 제 2 V/I 변환기(13)를 통해 상기 기준 전압(Vref)을 보상 전류신호(Icomp)로 변환하는 단계와,한편으로는 상기 제 1 전류 신호(I1)와 다른 한편으로는 상기 기준 전류신호(Iref)와 상기 보상전류 신호(Icomp)의 몫과의 곱으로서 출력 전류(Iout)를 제공하는 단계를 포함하는 입력 전압(Vin)/출력 전류(Vout) 변환 방법.제 3 항에 있어서,상기 기준 전류 신호(Iref)는 외부 기준 저항(Rref)을 갖는 제 3 V/I 변환기(23)를 통해 기준 전압(Vref)으로부터 유도되는, 입력 전압(Vin)/출력 전류(Vout) 변환 방법.입력 전압을 수신하기 위한 신호 입력과 출력 전류를 공급하기 위한 신호 출력을 갖는, 전압(Vin)/전류(Iout) 변환 장치로서,입력이 상기 신호 입력(2)에 연결된 제 1 V/I 변환기(3)-상기 제 1 V/I 변환기(3)는 제 1 변환 저항(Rconv)을 포함하며, 상기 제 1 변환 저항(Rconv)에 기초하여 자신의 입력에 수신되는 전압 신호(Vin)를 변환시킴으로써 제 1 전류 신호(I1)를 공급하도록 되어 있음-와,알려지지 않은 공차 인자(α)를 갖는 상기 제 1 변환 저항(Rconv)과,상기 제 1 전류 신호(I1)를 정확한 기준 전류 신호(Iref)에는 비례하나 정확하지 않은 제 2 전류 신호(Icomp)에는 반비례하는 인자로 배율시킴으로써 상기 출력 전류(Iout)를 공급하는 보상 수단(7; 13, 23, 40, 50)을 포함하는, 전압/전류 변환장치.제 5 항에 있어서,상기 보상 수단(7; 13, 23, 40, 50)은 제 2 변환 저항(Rcomp)을 포함하는 제 2 V/I 변환기 - 상기 제 2 변환 저항(Rcomp)은 알려지지 않지만 상기 제 1 변환저항(Rconv)의 공차 인자(α)와 실질적으로 동일한 공차 인자(α)를 갖는다-와,제 1 기준 전압(Vref)을 상기 제 2 V/I 변환기(13)의 입력(12)에 공급하는 수단(30)과,상기 제 2 변환 저항(Rconv)을 토대로 상기 제 1 기준 전압(Vref)을 변환함으로써 상기 제 2 전류 신호(Icomp)를 공급하도록 된 제 2 V/I 변환기(13)를 포함하는 전압/전류 변환장치.제 6 항에 있어서,상기 제 2 V/I 변환기(13)는 복수의 보상 저항(Rcomp)과 그리고 이와 관련된 제어가능 스위치를 포함하는 전압/전류 변환장치.제 6 또는 제 7 항에 있어서,상기 보상 수단(7; 13, 23, 40, 50)은외부 기준 저항(Rref)에 연결을 위한 입력 단자(25)를 갖는 제 3 V/I 변환기(23)와,제 2 기준 전압(Vref)을 상기 제 3 V/I 변환기(23)에 공급하는 수단(30)과,상기 외부 기준 저항(Rref)을 토대로 상기 제 2 기준 전압(Vref)을 변환함으로써 상기 기준 전류 신호(Iref)를 공급하도록 된 상기 제 3 V/I 변환기(23)를 포함하는 전압/전류 변환장치.제 8 항에 있어서,제 1 및 제 2 기준 전압(Vref)을 공급하기 위한 공통 전압원(30)을 포함하는, 전압/전류 변환장치.제 6 항 내지 제 9 항 중 어느 한 항에 있어서,상기 제 1 V/I 변환기(3) 및 상기 제 2 V/I 변환기(13)는 단일 칩(100)에 형성되는 전압/전류 변환장치.제 10 항에 있어서상기 보상 수단(7; 13, 23, 40, 50)은 동일 칩(100)에 형성되는 전압/전류 변환장치.제 11 항에 있어서,상기 동일 칩(100)은복수의 제 1 V/I 변환기(3(1-N))와,각각의 상기 제 1 V/I 변환기(3(1-N))와 각각 관계하는 복수의 보상 수단(7(1-N))을 포함하며,여기서, 정확한 기준 전류 신호(Iref)를 공급하는 수단(23)은 복수의 상기 보상 수단(7(1-N))에 공통이며, 바람직하게는 모든 보상 수단(7(1-N))에 공통인 전압/전류 변환장치.제 5 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 제 1 V/I 변환기(3)의 변환 기능 및 상기 보상 수단(7)의 보상 기능이 단일 회로에서 구현되는 전압/전류 변환장치.제 5 내지 제 13 항 중 어느 한 항에 있어서,상기 제 1 V/I 변환기(3)는 두 개의 입력 단자(2a, 2b)와,두 개의 출력 단자(4a, 4b)와,그들 각각의 콜렉터가 상기 출력 단자(4a, 4b)에 연결된 두 개의 트랜지스터(302a, 302b)와,그들 각각의 비반전 입력이 상기 입력 단자(2a, 2b)에 연결되고 그들 각각의 출력이 상기 각각의 트랜지스터의 베이스에 연결되며, 그들 각각의 반전 입력이 상기 각각의 트랜지스터의 이미터에 연결되는 두 개의 연산증폭기(301a, 301b)를 포함하며, 여기서, 상기 트랜지스터(302a, 302b)의 이미터들은 각각 상기 변환 저항(Rconv)의 각 단에 연결되고, 그리고상기 트랜지스터(302a, 302b)의 이미터들은 각각 바이어스 전류(Ibias)를 발생하도록 된 각각의 전류원(303a, 303b)에 각각 연결되는 전압/전류 변환장치.제 5 내지 제 14 항 중 어느 한 항에 있어서,상기 보상 디바이스(7)는 콜렉터가 전류 입력(41; 41a, 41b)에 그리고 이미터가 접지에 연결된 제1 트랜지스터(701)와,이미터가 상기 제 1 트랜지스터(701)의 베이스 및 기준 전류 입력(52)에 연결된 제 2 트랜지스터(702)와,베이스가 상기 제 2 트랜지스터(702)의 베이스에 그리고 이미터가 보상 전류 입력(42)에 연결된 제 3 트랜지스터(703)와,베이스가 상기 제 3 트랜지스터(703)의 이미터에, 이미터가 접지에 그리고 콜렉터가 전류 출력(53; 53a, 53b)에 연결된 제 4 트랜지스터(704)를 포함하는 전압/전류 변환장치. 제 5 내지 제 15 항 중 어느 한 항에 있어서,상기 보상 수단(7)은 파라미터 소스(8)를 포함하며,상기 파라미터 소스(8)는 비반전 입력이 기준 전압원(30)에 연결된 제1 연산증폭기(801)와,베이스가 상기 제1 연산증폭기(801)의 출력에 연결되고, 이미터가 상기 제1 연산증폭기(801)의 반전 입력에 연결되며, 콜렉터가 보상 전류 출력(14)에 연결된 제1 트랜지스터(802)와,일단이 상기 제1 트랜지스터(802)의 이미터에 연결되고, 타단이 접지에 연결된 보상 저항(Rcomp)과,비반전 입력이 상기 기준 전압원(30)에 연결된 제2 연산증폭기(811)와,베이스가 상기 제2 연산증폭기(811)의 출력에 연결되고, 이미터가 상기 제2 연산증폭기(811)의 반전 입력 및 저항 입력 단자(25)에 연결되며, 콜렉터가 기준 전류 출력(24)에 연결된 제2 트랜지스터(812)를 포함하는 전압/전류 변환장치.<