최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2002-0049483 (2002-08-21) |
공개번호 | 10-2004-0017423 (2004-02-27) |
DOI | http://doi.org/10.8080/1020020049483 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
본 발명은 내부에 복수의 반도체 칩이 적층되는 멀티 칩 패키지(Multi Chip Package; MCP)에 관한 것으로, 각 반도체 칩을 각각의 본딩 패드가 기판에 노출되도록 기판의 한 면에 페이스 다운(face down) 형식으로 적층하고, 다른 면에는 외부 접속 수단을 부착하며, 그리고, 적층된 반도체 칩들의 본딩 패드에 대응하여 기판에 복수의 창들을 형성한다. 그리고, 반도체 칩들 중 적어도 하나의 본딩 패드와 이에 대응하는 기판 상의 적어도 하나의 외부 접속 단자 사이를 전기적으로 접속하는 본딩 와이어(bonding wir
활성면에 복수 개의 본딩 패드(BONDING PAD)들이 형성된 반도체 칩들이 기판의 한 면에 적층되고, 상기 면의 반대면에는 복수의 범프 패드를 포함하는 회로 패턴(CIRCUIT PATTERN)이 형성되어 상기 범프 패드들에 외부 접속 단자들이 부착되며, 그리고 상기 반도체 칩들 중 적어도 하나의 본딩 패드와 상기 기판의 적어도 하나의 범프 패드를 전기적으로 접속시키는 본딩 와이어(BONDING WIRE)들; 을 포함하는 멀티 칩 패키지(MULTI CHIP PACKAGE; MCP)에 있어서, 상기 반도체 칩들은 각각의 본딩 패드들
※ AI-Helper는 부적절한 답변을 할 수 있습니다.