초록 ▼

본 발명에 제 1 특징에 따른 시그마-델타 변조 방법은, 입력 신호를 제 1 SDM에 공급하고, 상기 입력 신호로부터 상기 제 1 SDM의 출력을 감산하고, 필터링된 신호를 얻기 위해 상기 감산기의 출력을 필터링하고, 상기 입력 신호를 지연하고, 상기 지연된 입력 신호에 상기 필터링된 신호를 가산하고, 제 2 SDM에 가산기의 출력을 공급하고, 상기 제 2 SDM의 출력을 공급한다. 상기 감산 및 상기 필터링과 결합한 상기 제 1 SDM은 수정 신호를 생성하고, 상기 수정 신호를 입력 신호에 가산함으로써 제 2 SDM에서의 왜곡을

본 발명에 제 1 특징에 따른 시그마-델타 변조 방법은, 입력 신호를 제 1 SDM에 공급하고, 상기 입력 신호로부터 상기 제 1 SDM의 출력을 감산하고, 필터링된 신호를 얻기 위해 상기 감산기의 출력을 필터링하고, 상기 입력 신호를 지연하고, 상기 지연된 입력 신호에 상기 필터링된 신호를 가산하고, 제 2 SDM에 가산기의 출력을 공급하고, 상기 제 2 SDM의 출력을 공급한다. 상기 감산 및 상기 필터링과 결합한 상기 제 1 SDM은 수정 신호를 생성하고, 상기 수정 신호를 입력 신호에 가산함으로써 제 2 SDM에서의 왜곡을 감소하고, 제 2 SDM은 장치의 SDM을 실행한다.

대표청구항 ▼

출력 신호를 얻기 위해 입력 신호를 변조하는 시그마-델타 변조 장치(100)에 있어서,상기 입력 신호를 시그마-델타 변조하기 위한 제 1 시그마-델타 변조기(102)와,상기 입력 신호로부터 상기 제 1 시그마-델타 변조기의 출력을 감산하기 위해 상기 제 1 시그마-델타 변조기에 결합된 감산기와,필터링된 신호를 얻기 위해 상기 감산기의 출력을 필터링하기 위해 상기 감산기에 결합된 필터와,지연된 입력 신호를 얻기 위해 상기 입력 신호를 지연하기 위한 딜레이(delay)와,상기 지연된 입력 신호를 상기 필터링된 신호에 가산하기 위한 가산

출력 신호를 얻기 위해 입력 신호를 변조하는 시그마-델타 변조 장치(100)에 있어서,상기 입력 신호를 시그마-델타 변조하기 위한 제 1 시그마-델타 변조기(102)와,상기 입력 신호로부터 상기 제 1 시그마-델타 변조기의 출력을 감산하기 위해 상기 제 1 시그마-델타 변조기에 결합된 감산기와,필터링된 신호를 얻기 위해 상기 감산기의 출력을 필터링하기 위해 상기 감산기에 결합된 필터와,지연된 입력 신호를 얻기 위해 상기 입력 신호를 지연하기 위한 딜레이(delay)와,상기 지연된 입력 신호를 상기 필터링된 신호에 가산하기 위한 가산기와,상기 가산기의 출력에 결합된 입력 및 상기 출력 신호를 공급하는 출력을 구비하는 제 2 시그마-델타 변조기(108)를 포함하는, 시그마-델타 변조 장치.제 1항에 있어서,상기 제 1 및 제 2 시그마-델타 변조기들(102, 108)은 동일한 시그마-델타 변조기를 포함하는, 시그마-델타 변조 장치.제 1항 또는 제 2항에 있어서,상기 제 1 및 제 2 시그마-델타 변조기들(102, 108)은 단일 비트 시그마-델타 변조기인, 시그마-델타 변조 장치.제 1항, 제 2항, 또는 제 3항에 있어서,상기 제 1 시그마-델타 변조기(102)와 병렬인 필터(202)를 더 포함하고, 상기 제 1 시그마-델타 변조기/필터 쌍은 위상 시프트 에러들을 감소시키는, 시그마-델타 변조 장치.출력 신호를 얻기 위해 입력 신호를 변조하는 시그마-델타 변조 방법에 있어서,상기 입력 신호를 제 1 시그마-델타 변조기에 공급하는 단계와,상기 입력 신호로부터 상기 제 1 시그마-델타 변조기의 출력을 감산기에서 감산하는 단계와,필터링된 신호를 얻기 위해 상기 감산기의 출력을 필터링하는 단계와,상기 입력 신호를 지연하는 단계와,가산기에서 상기 지연된 입력 신호를 상기 필터링된 신호에 가산하는 단계와,제 2 시그마-델타 변조기의 출력을 출력 신호로서 공급하는 단계를 포함하는, 시그마-델타 변조 방법신호 처리 장치에 있어서,비트스트림을 얻기 위한 입력 유닛과,출력 신호를 얻기 위해 청구항 1, 2, 3, 또는 4에서 청구된 바와 같은 시그마-델타 변조 장치(100)와,상기 출력 신호를 제공하는 출력 유닛을 포함하는, 신호 처리 장치.