초록 ▼

비대칭형의 수치열을 필터 계수 H1 ~ H3, H4 ~ H6로 하는 2개의 유닛 필터 1L10, 2L10을 종속 접속하여 대칭형의 유닛 필터 L10"를 구성하고, 이것을 종속 접속함으로써 필터 설계를 행하도록 함으로써, 1종류의 유닛 필터 L10"의 종속 접속만으로 구하는 디지털 필터의 계수를 자동적으로 얻을 수 있도록 한다. 또, 비대칭형의 필터 계수 H1 ~ H3, H4 ~ H6으로서, 대칭형의 수치열｛-1, 0, 9, 16, 9, 0, -1｝/32를 그 중앙에서 반으로 나눈 것을 사용함으로써, 필요한 탭수가

비대칭형의 수치열을 필터 계수 H1 ~ H3, H4 ~ H6로 하는 2개의 유닛 필터 1L10, 2L10을 종속 접속하여 대칭형의 유닛 필터 L10"를 구성하고, 이것을 종속 접속함으로써 필터 설계를 행하도록 함으로써, 1종류의 유닛 필터 L10"의 종속 접속만으로 구하는 디지털 필터의 계수를 자동적으로 얻을 수 있도록 한다. 또, 비대칭형의 필터 계수 H1 ~ H3, H4 ~ H6으로서, 대칭형의 수치열｛-1, 0, 9, 16, 9, 0, -1｝/32를 그 중앙에서 반으로 나눈 것을 사용함으로써, 필요한 탭수가 적어지도록 하는 동시에 창함수를 사용할 필요도 없이, 얻어지는 필터 특성에 중단 오차가 생기지 않게 한다.

대표청구항 ▼

복수의 지연기로 이루어지는 탭 부착 지연선에서의 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터를 설계하는 방법에 있어서,수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터를 사용하여, 상기 기본 필터를 복수개 종속 접속함으로써 필터 설계를 행하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법

복수의 지연기로 이루어지는 탭 부착 지연선에서의 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터를 설계하는 방법에 있어서,수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터를 사용하여, 상기 기본 필터를 복수개 종속 접속함으로써 필터 설계를 행하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.제1항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수는, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 양쪽의 수치열을 더 조정한 것으로 이루어지고,상기 소정의 대칭형의 수치열은, 그 수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값을 설정한 것인 것을 특징으로 하는 디지털 필터의 설계 방법.제2항에 있어서,상기 소정의 대칭형의 수치열이 -1, 0, 9, 16, 9, 0, -1의 비율로 이루어지고,상기 비대칭형의 필터 계수는, 그 수치열이 -(1-N/8), 0, (9-N/8), 8, 및 8, (9-N/8), 0, -(1-N/8)의 비율로 이루어지는(단, N은 0≤N≤8) 것을 특징으로 하는 디지털 필터의 설계 방법.복수의 지연기로 이루어지는 탭 부착 지연선에서의 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터를 설계하는 방법으로서,수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터를 사용하여, 상기 기본 필터를 복수개 종속 접속함으로써 필터 설계를 행하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.제4항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수는, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 양쪽의 수치열을 더 조정한 것으로 이루어지고,상기 소정의 대칭형의 수치열은, 그 수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값을 설정한 것인 것을 특징으로 하는 디지털 필터의 설계 방법.제5항에 있어서,상기 소정의 대칭형의 수치열이 1, 0, -9, 16, -9, 0, 1의 비율로 이루어지고,상기 비대칭형의 필터 계수는, 그 수치열이 (1-N/8), 0, -(9-N/8), 8, 및 8, -(9-N/8), 0, (1-N/8)의 비율로 이루어지는(단, N은 0≤N≤8) 것을 특징으로 하는 디지털 필터의 설계 방법.제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수에 대응하는 각 탭의 사이에 n 클록 분의 지연을 삽입함으로써 필터의 통과 주파수 대역을 조정하도록 한 것을 특징으로 하는 디지털 필터의 설계 방법.수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터에 관한 정보를 유지하는 기본 필터 유지 수단과,상기 기본 필터의 종속 접속 수를 지시하는 종속 접속 수단과,상기 기본 필터 유지 수단에 의해 유지되어 있는 정보를 사용하여, 상기 종속 접속 수단에 의해 지시된 종속수에 대응하는 필터 계수를 구하는 필터 계수 연산 수단을 구비한 것을 특징으로 하는 디지털 필터의 설계 장치.수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 이루어지는 기본 필터에 관한 정보를 유지하는 기본 필터 유지 수단과,상기 기본 필터의 종속 접속 수를 지시하는 종속 접속 수단과,상기 기본 필터 유지 수단에 의해 유지되어 있는 정보를 사용하여, 상기 종속 접속 수단에 의해 지시된 종속수에 대응하는 필터 계수를 구하는 필터 계수 연산 수단을 구비한 것을 특징으로 하는 디지털 필터의 설계 장치.제8항 또는 제9항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 비대칭형의 필터 계수에 대응하는 각 탭의 사이에 n 클록 분의 지연을 삽입함으로써 필터의 통과 주파수 대역을 조정하는 지연 수단을 구비한 것을 특징으로 하는 디지털 필터의 설계 장치.복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를, 청구의 범위 제1항 내지 내지 제7항 중 어느 한 항에 기재된 필터 설계 방법에 의해 구해진 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 것을 특징으로 하는 디지털 필터.복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터에 있어서,수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 기본 필터를 구성하고, 상기 기본 필터를 복수개 종속 접속하여 이루어지는 것을 특징으로 하는 디지털 필터.제12항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수는, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 양쪽의 수치열을 더 조정한 것으로 이루어지고,상기 소정의 대칭형의 수치열은, 그 수치열의 합계치가 비제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 동부호로 서로 동등하게 되도록 값을 설정한 것인 것을 특징으로 하는 디지털 필터.제13항에 있어서,상기 소정의 대칭형의 수치열이 -1, 0, 9, 16, 9, 0, -1의 비율로 이루어지는 것을 특징으로 하는 디지털 필터.제14항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수는, 그 수치열이 -(1-N/8), 0, (9-N/8), 8, 및 8, (9-N/8), 0, -(1-N/8)의 비율로 이루어지는(단, N은 0≤N≤8) 것을 특징으로 하는 디지털 필터.복수의 지연기로 이루어지는 탭 부착 지연선을 구비하고, 각 탭의 신호를, 주어지는 필터 계수에 의해 각각 수배한 후, 가산하여 출력하는 디지털 필터에 있어서,수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값이 설정된 비대칭형의 필터 계수를 가지는 제1 및 제2 유닛 필터를, 전체로서의 수치열이 대칭형으로 되도록 종속 접속하여 기본 필터를 구성하고, 상기 기본 필터를 복수개 종속 접속하여 이루어지는 것을 특징으로 하는 디지털 필터.제16항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수는, 소정의 대칭형의 수치열을 그 중앙에서 반으로 나눈 양쪽의 수치열을 더 조정한 것으로 이루어지고,상기 소정의 대칭형의 수치열은, 그 수치열의 합계치가 제로로, 상기 수치열의 하나 건너 뛴 것의 합계치가 역부호로 서로 동등하게 되도록 값을 설정한 것인 것을 특징으로 하는 디지털 필터.제17항에 있어서,상기 소정의 대칭형의 수치열이 1, 0, -9, 16, -9, 0, 1의 비율로 이루어지는 것을 특징으로 하는 디지털 필터.제18항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수는, 그 수치열이 (1-N/8), 0, -(9-N/8), 8, 및 8, -(9-N/8), 0, (1-N/8)의 비율로 이루어지는(단, N은 0≤N≤8) 것을 특징으로 하는 디지털 필터.제12항 내지 제19항 중 어느 한 항에 있어서,상기 제1 및 제2 유닛 필터를 구성하는 상기 비대칭형의 필터 계수에 대응하는 각 탭의 사이에 n 클록 분의 지연을 삽입하기 위한 지연 수단을 구비한 것을 특징으로 하는 디지털 필터.제1항 내지 제7항 중 어느 한 항에 기재된 필터 설계 방법에 관한 처리 스텝을 컴퓨터로 실행시키기 위한 디지털 필터 설계용 프로그램.제8항 내지 제10항 중 어느 한 항에 기재된 각 수단으로서 컴퓨터를 기능시키기 위한 디지털 필터 설계용 프로그램.