최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2006-0085727 (2006-09-06) |
공개번호 | 10-2008-0022372 (2008-03-11) |
등록번호 | 10-0898660-0000 (2009-05-13) |
DOI | http://doi.org/10.8080/1020060085727 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2006-09-06) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
본 발명은 낸드 플래시 메모리 소자의 제조방법에 관한 것으로, 터널 산화막 및 폴리실리콘막이 적층된 반도체 기판 내에 소자 분리막을 형성한 후 소자 분리막을 포함한 전체 구조 상부에 버퍼 산화막 및 스페이서용 PE-질화막을 형성하고, 건식 식각 공정을 실시하여 제1 폴리실리콘막 측면에 버퍼 산화막과 스페이서를 형성한 후 이를 마스크로 스페이서 사이의 소자 분리막을 일부 리세스하여 제1 폴리실리콘막 사이를 제2 폴리실리콘막으로 완전히 이격시킴으로써 플로팅 게이트 간의 간섭 효과를 개선할 수 있다.
반도체 기판 상부에 적층된 터널 산화막, 제1 폴리실리콘막 및 상기 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계;상기 트렌치 내에 절연막을 매립하여 소자 분리막을 형성하는 단계;상기 소자 분리막 상부를 일부 제거하여 상기 제1 폴리실리콘막 측면의 일부를 노출시키면서 상기 소자 분리막의 EFH를 조절하는 단계;상기 노출된 제1 폴리실리콘막의 측면을 포함한 전체 구조 상부에 버퍼 산화막을 형성한 후 전체 구조 상부에 PE-질화막을 형성하는 단계;식각 공정을 실시하여 상기 제1 폴리실리콘막 측면에 상기 버퍼 산화막 및 스페이서
※ AI-Helper는 부적절한 답변을 할 수 있습니다.