최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2006-0093551 (2006-09-26) |
공개번호 | 10-2007-0034970 (2007-03-29) |
등록번호 | 10-0863364-0000 (2008-10-07) |
DOI | http://doi.org/10.8080/1020060093551 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2006-09-26) |
심사진행상태 | 등록결정(심사전치후) |
법적상태 | 소멸 |
본 발명은 반도체 장치 패키지 싱귤레이션 방법을 제공한다. 이러한 방법은 다이싱될 표시선을 마킹하기 위하여 웨이퍼의 기판의 후방면에 포토 에폭시층을 프린트하는 단계를 포함한다. 그후, 포토 에폭시층에서 마킹을 따라 기판을 에칭하는 단계가 실행된다. 전형적인 아트 디자인용 칼로 패널을 각각의 패키지로 다이싱하는 단계는 각각의 다이에서 거친 엣지를 피할 수 있을 뿐만 아니라 싱귤레이션 처리과정의 비용을 절감할 수 있다.
웨이퍼 레벨 패키지의 기판상에서 IC 패키지를 분리하는 방법에 있어서, 상기 기판의 제1표면상에 버퍼층을 형성하는 단계와, 홈을 따라 상기 웨이퍼 레벨 패키지 장치의 상기 기판을 에칭하여 개구를 형성하는 단계와, 제2표면 또는 상기 제1표면으로부터 기계적 힘에 의해 절단선을 따라 상기 IC 패키지를 절단하는 단계를 포함하며, 상기 버퍼층은 각각의 상기 IC 패키지를 나타내는 상기 홈을 갖는 것을 특징으로 하는 IC 패키지 분리방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.