최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2007-0074181 (2007-07-24) |
등록번호 | 10-0876414-0000 (2008-12-22) |
DOI | http://doi.org/10.8080/1020070074181 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2007-07-24) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
멀티 레이어 칩 인덕터의 시뮬레이션 장치 및 방법이 개시된다. 입력부는 멀티 레이어 칩 인덕터의 회로 파라미터를 입력받는다. 레이어 인덕턴스 산출부는 회로 파라미터를 기초로 수학식 (여기서 N은 양의 정수이고, 이며, CP2는 이차 커플링 커패시턴스)에 의해 멀티 레이어 칩 인덕터에 대한 레이어 인덕턴스를 산출한다. 임피던스 산출부는 산출된 레이어 인덕턴스에 멀티 레이어 칩 인덕터의 양단에 연결된 인덕터들의 인덕턴스의 합산값인 말단 인덕턴스를 합산하여 멀티 레이어 칩 인덕터의 임피던스를 산출한다. 등가모델 생성부는 멀티 레이어 칩
멀티 레이어 칩 인덕터의 회로 파라미터를 입력받는 입력부;상기 회로 파라미터를 기초로 다음의 수학식에 의해 상기 멀티 레이어 칩 인덕터에 대한 레이어 임피던스를 산출하는 레이어 임피던스 산출부;상기 산출된 레이어 임피던스에 상기 멀티 레이어 칩 인덕터의 양단에 연결된 인덕터들의 임피던스의 합산값인 말단 임피던스를 합산하여 상기 멀티 레이어 칩 인덕터의 임피던스를 산출하는 임피던스 산출부; 및상기 멀티 레이어 칩 인덕터의 임피던스에 대응하는 등가회로를 생성하는 등가모델 생성부;를 포함하는 것을 특징으로 하는 멀티 레이어 칩 인덕터의
※ AI-Helper는 부적절한 답변을 할 수 있습니다.