최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2009-0128640 (2009-12-22) | |
공개번호 | 10-2010-0075394 (2010-07-02) | |
등록번호 | 10-1653000-0000 (2016-08-25) | |
우선권정보 | 일본(JP) JP-P-2008-327935 (2008-12-24) | |
DOI | http://doi.org/10.8080/1020090128640 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2014-09-05) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 소멸 |
(과제) 온도에 의존하지 않는 기준 전압을 보다 안정적으로 발생시킬 수 있는 기준 전압 회로를 제공한다.(해결 수단) NMOS 트랜지스터 (1 ∼ 2) 에 있어서, 소스와 백 게이트가 쇼트되므로, 임계값 전압 (Vth1 ∼ Vth2) 은 NMOS 트랜지스터 (1 ∼ 2) 의 프로세스 편차에만 의존하며 다른 소자의 프로세스 편차에 의존하지 않는다. 따라서, 온도에 의존하지 않는 기준 전압 (Vref) 이 보다 안정적으로 발생된다.
기준 전압을 발생시키는 기준 전압 회로로서,전류가 입력되는 입력 단자와, 상기 입력 단자의 전류에 기초한 전류를 출력하는 제 1 ∼ 제 2 출력 단자를 갖는 전류 공급 회로와,제 1 전원 단자와,상기 전류 공급 회로와 접속되는 제 2 전원 단자와,제 1 저항과,게이트가 상기 제 1 출력 단자에 접속되고, 소스 및 백 게이트가 상기 제 1 전원 단자에 접속되고, 드레인이 상기 제 1 출력 단자에 상기 제 1 저항을 통해 접속되고, 약(弱)반전 동작하는 제 1 도전형의 제 1 MOS 트랜지스터와,게이트가 상기 제 1 저항과 상기 제 1
※ AI-Helper는 부적절한 답변을 할 수 있습니다.