초록 ▼

본 발명은 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석방법에 관한 것으로, 다층 세라믹 커패시터의 모델을 생성하고 생성된 다층 세라믹 커패시터 모델에 공정 조건을 설정한 후 유한요소 수치해석을 통하여 분석하고, 분석한 결과를 토대로 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용함으로써, 결함과 불량의 발생을 억제하고 나아가 효율이 극대화된 최적의 부품 설계 및 제조공정 개발의 근간을 이룰 수 있다.본 발명에 의한 다층 세라믹 커패시터의 설계 및 해석 방법은, (a) 각 층의 두께를 가지는 입체 요소를

본 발명은 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석방법에 관한 것으로, 다층 세라믹 커패시터의 모델을 생성하고 생성된 다층 세라믹 커패시터 모델에 공정 조건을 설정한 후 유한요소 수치해석을 통하여 분석하고, 분석한 결과를 토대로 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용함으로써, 결함과 불량의 발생을 억제하고 나아가 효율이 극대화된 최적의 부품 설계 및 제조공정 개발의 근간을 이룰 수 있다.본 발명에 의한 다층 세라믹 커패시터의 설계 및 해석 방법은, (a) 각 층의 두께를 가지는 입체 요소를 생성한 후 반복 적층 하여 다층 세라믹 커패시터의 모델을 생성하는 단계와; (b) 상기 다층 세라믹 커패시터의 모델을 각각 절점과 구성요소로 나누고, 상기 각각의 절점과 구성요소로 나누어진 각 면 사이에 유한요소 수치해석을 위한 공정 조건을 각각 설정하는 단계와; (c) 상기 공정 조건에 따른 유한요소 수치해석을 각각 수행하는 단계; 및 (d) 상기 유한요소 수치해석의 분석 결과를 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용하는 단계;를 포함하고 있다.

대표청구항 ▼

서로 다른 열팽창 계수를 가지는 유전체 세라믹층과 내부 전극층이 적층된 다층 세라믹 캐패시터가 고온의 소결 공정에 의한 받는 영향을 분석하는 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법에 있어서,(a) 각 층의 두께를 가지는 입체 요소를 생성한 후 반복 적층하여 상기 다층 세라믹 커패시터의 모델을 생성하는 단계;(b) 상기 다층 세라믹 커패시터의 모델을 각각 절점과 구성요소로 나누고, 상기 각각의 절점과 구성요소로 나누어진 각 면 사이에 유한요소 수치해석을 위한 공정 조건을 각각 설정하는 단계;(c-1) 최고점의 소결

서로 다른 열팽창 계수를 가지는 유전체 세라믹층과 내부 전극층이 적층된 다층 세라믹 캐패시터가 고온의 소결 공정에 의한 받는 영향을 분석하는 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법에 있어서,(a) 각 층의 두께를 가지는 입체 요소를 생성한 후 반복 적층하여 상기 다층 세라믹 커패시터의 모델을 생성하는 단계;(b) 상기 다층 세라믹 커패시터의 모델을 각각 절점과 구성요소로 나누고, 상기 각각의 절점과 구성요소로 나누어진 각 면 사이에 유한요소 수치해석을 위한 공정 조건을 각각 설정하는 단계;(c-1) 최고점의 소결 온도인 온도 조건만을 초기 조건으로 열전달 수치해석을 수행하여 상기 다층 세라믹 커패시터의 모델의 시간에 따른 열전달 분포를 얻는 단계;(c-2) 공정 조건을 적용하여 구조 연계해석을 수행하여 상기 다층 세라믹 커패시터의 모델의 응력 분포를 얻는 단계; 및(d) 상기 (c-1)단계 및 (c-2)단계의 유한요소 수치해석의 분석 결과를 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용하는 단계;를 포함하는 다층 세라믹 커패시터의 설계 및 해석 방법.