초록

본 발명은 다중 샘플링 클럭 주파수를 이용한 레이더 표적 시뮬레이터에 관한 것으로서, 더욱 상세하게는 ADC 샘플링 클럭과 DAC 샘플링 클럭을 서로 다르게 제어하여 두 클럭의 누적된 차이에 의해서 표적의 이동거리가 자동으로 모사되며, 거리제어 해상도도 기존방식에 비하여 크게 개선된 성능을 제공할 수 있는 고해상도 레이더 표적 시뮬레이터에 관한 것이다.

대표청구항 ▼

샘플링 클럭 주파수를 이용한 레이더 표적 시뮬레이터에 있어서,레이더 신호가 입력되면 500MHz의 샘플링 클럭으로 아날로드 신호를 디지털 데이터로 변환하여 메모리에 저장시키기 위한 ADC(200)와;지연 시간을 계산하여 시간 지연을 수행하기 위한 Range Delay 컨트롤블록(110)과,메모리의 데이터를 DAC로 제공하기 위한 메모리 컨트롤블록(120)과,상기 ADC에서 제공된 디지털 데이터를 저장하기 위한 메모리(130)와,제1DDS와 제2DDS에 주파수 제어데이터를 제공하기 위한 DDS 컨트롤블록(140)을 포함하여 구성되는

샘플링 클럭 주파수를 이용한 레이더 표적 시뮬레이터에 있어서,레이더 신호가 입력되면 500MHz의 샘플링 클럭으로 아날로드 신호를 디지털 데이터로 변환하여 메모리에 저장시키기 위한 ADC(200)와;지연 시간을 계산하여 시간 지연을 수행하기 위한 Range Delay 컨트롤블록(110)과,메모리의 데이터를 DAC로 제공하기 위한 메모리 컨트롤블록(120)과,상기 ADC에서 제공된 디지털 데이터를 저장하기 위한 메모리(130)와,제1DDS와 제2DDS에 주파수 제어데이터를 제공하기 위한 DDS 컨트롤블록(140)을 포함하여 구성되는 에프피지에이(FPGA, 100)와;상기 DDS 컨트롤블록으로부터 주파수 제어데이터를 제공받아 서로 다른 샘플링 클럭을 발생시켜 ADC와 DAC에 각각 공급하기 위한 제1DDS(300) 및 제2DDS(400)와;상기 메모리의 디지털 데이터를 아날로그 신호로 변환하기 위한 DAC(500);을 포함하여 구성됨으로써, 표적의 거리에 따른 지연시간이 적용된 표적 신호를 생성하는 것을 특징으로 하는 다중 샘플링 클럭 주파수를 이용한 레이더 표적 시뮬레이터.