최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2016-0027539 (2016-03-08) |
공개번호 | 10-2017-0104757 (2017-09-18) |
등록번호 | 10-2504238-0000 (2023-02-22) |
DOI | http://doi.org/10.8080/1020160027539 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2021-03-05) |
심사진행상태 | 등록결정(일반) |
법적상태 | 등록 |
본 발명은 세라믹 기판의 비아홀 충진 방법 및 이를 이용하여 충진된 세라믹 기판의 비아홀 충진체에 관한 것으로 세라믹 기재에 비아홀을 형성하고, 상기 비아홀 내에 도전체를 형성한 후 진공 상태에서 상기 도전체를 멜팅시키고 다시 냉각시킴으로써세라믹 기판의 비아홀을 기공없이 간단하게 도전체로 충진시킬 수 있어 세라믹 기판의 제조과정을 단순화하고, 제조 비용을 절감하며, 세라믹 기판의 작동 신뢰성을 향상시키고, 고전력 반도체 모듈에서 사용 시 안정적인 작동 신뢰성을 확보한다.
세라믹 기재에 비아홀을 형성하는 비아홀 형성단계;상기 비아홀 내에 도전체를 형성하는 도전체 형성단계; 및 진공 상태에서 상기 도전체를 멜팅시키고 다시 냉각시키는 진공 멜팅단계를 포함하고,상기 도전체 형성단계는, 상기 비아홀의 내주면에 물리증착법으로 제1증착 도전층과, 상기 세라믹 기재의 일면에 회로패턴 형성을 위한 제1증착 전극층을 함께 형성하는 제1증착과정;상기 비아홀의 내부에서 상기 제1증착 도전층 상에 물리증착법으로 제2증착 도전층과, 상기 제1증착 전극층 상에 회로패턴 형성을 위한 제2증착 전극층을 함께 형성하는 제2증착과정
※ AI-Helper는 부적절한 답변을 할 수 있습니다.