최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2017-0027956 (2017-03-03) | |
공개번호 | 10-2018-0053207 (2018-05-21) | |
등록번호 | 10-2261740-0000 (2021-06-01) | |
우선권정보 | 대한민국(KR) 1020160149856 (2016-11-10) | |
DOI | http://doi.org/10.8080/1020170027956 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2020-03-03) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명에 따른 고주파 소자는 반도체 기판(100), 상기 반도체 기판 상부에 제공되고, 서로 이격되는 제1 트렌치 및 제2 트렌치, 상기 제1 트렌치 및 상기 제2 트렌치 사이의 제3 트렌치 및 제4 트렌치, 상기 제1 트렌치를 채우는 소스 오믹금속전극(210), 상기 제2 트렌치를 채우는 드레인 오믹금속전극(220), 및 상기 제3 트렌치 및 상기 제4 트렌치를 채우는 비대칭 게이트 전극(400)을 포함한다. 상기 제3 트렌치는 기판의 상면에 평행한 제1 방향으로의 제1 폭을 가지고, 상기 제4 트렌치는 상기 제1 방향으로의 제
실리콘 기판(110) 상에 차례로 AlGaN/AlN 전이층(120), 도핑되지 않은 AlGaN 버퍼층(130), GaN 채널층(140), 도핑되지 않은 AlN 층(150), 도핑되지 않은 AlxGa1-xN(x=20~28%) 쇼트키층(160), 및 도핑되지 않은 GaN 캡핑층(170)을 증착하여 반도체 기판(100)을 형성하는 것;상기 반도체 기판(100)의 상부에 복수개의 제1 트렌치들 및 복수개의 제2 트렌치들을 형성하는 것;상기 제1 트렌치들을 채우는 소스 오믹금속전극(210) 및 상기 제2 트렌치들을 채우는 드레인 오믹금속전극
※ AI-Helper는 부적절한 답변을 할 수 있습니다.