최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2017-0136004 (2017-10-19) | |
공개번호 | 10-2019-0043912 (2019-04-29) | |
등록번호 | 10-2394551-0000 (2022-05-02) | |
DOI | http://doi.org/10.8080/1020170136004 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2020-10-06) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 기판의 제1면에 n- 형층, p형 영역 및 n+ 형 영역을 순차적으로 형성하는 단계, 제1 식각 공정을 실시하여 상기 n- 형층에 상기 기판의 제1면에 대해 상부 방향으로 볼록한 하부면을 포함하는 예비 트렌치를 형성하는 단계, 제1 열 산화 공정을 실시하여 상기 예비 트렌치의 측면에 위치하는 예비 제1 부분 및 상기 트렌치의 하부에 위치하는 예비 제2 부분을 포함하는 예비 게이트 절연막을 형성하는 단계, 제2 식각 공정을 실시하여 상기 예비 트렌치의 하부면 및 상기 예비 제2
기판의 제1면에 n- 형층, p형 영역 및 n+ 형 영역을 순차적으로 형성하는 단계,상기 n- 형층, p형 영역 및 n+ 형 영역이 기판과 함께 탄화 규소(silicon carbide, SiC)로 형성되며, 제1 식각 공정을 실시하여 상기 n- 형층에 상기 기판의 제1면에 대해 상부 방향으로 볼록한 하부면을 포함하는 예비 트렌치를 형성하는 단계,제1 열 산화 공정을 실시하여 상기 예비 트렌치의 측면에 위치하는 예비 제1 부분 및 상기 트렌치의 하부에 위치하는 예비 제2 부분을 포함하는 예비 게이트 절연막을 형성하는 단계,제2 식각
해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.