다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
| 국가/구분 | 한국(KR)/등록특허 | |
|---|---|---|
| 국제특허분류(IPC8판) |
|
|
| 출원번호 | 10-2019-0179218 (2019-12-31) | |
| 공개번호 | 10-2021-0045272 (2021-04-26) | |
| 등록번호 | 10-2286997-0000 (2021-08-02) | |
| 우선권정보 | 미국(US) 16/601,800 (2019-10-15) | |
| DOI | http://doi.org/10.8080/1020190179218 | |
| 발명자 / 주소 |
|
|
| 출원인 / 주소 |
|
|
| 대리인 / 주소 |
|
|
| 심사청구여부 | 있음 (2019-12-31) | |
| 심사진행상태 | 등록결정(일반) | |
| 법적상태 | 등록 |
일부 실시예에서, 본 개시는 집적 칩에 관한 것이다. 집적 칩은 기판 위의 복수의 하부 상호접속 층을 둘러싸는 하부 레벨간 유전체(ILD) 구조물을 포함한다. 에칭 정지 재료가 하부 ILD 구조물 위에 배치된다. 하단 전극이 에칭 정지 재료의 상부 표면 위에 배치되고, 데이터 저장 구조물이 하단 전극의 상부 표면 상에 배치되어 데이터 상태를 저장하도록 구성되며, 상단 전극이 데이터 저장 구조물의 상부 표면 상에 배치된다. 제 1 상호접속 비아는 하단 전극의 상부 표면과 접촉하고 제 2 상호접속 비아는 상단 전극과 접촉한다.
집적 칩에 있어서,기판 위의 복수의 하부 상호접속 층들을 둘러싸는 하부 레벨간 유전체( inter-level dielectric; ILD) 구조물;상기 하부 ILD 구조물 위에 배치된 에칭 정지 재료;상기 에칭 정지 재료의 상부 표면 위에 배열된 하단 전극;상기 하단 전극 상에 배치되고 데이터 상태를 저장하도록 구성된 데이터 저장 구조물;상기 데이터 저장 구조물 상에 배치된 상단 전극;상기 하단 전극과 접촉하는 제 1 상호접속 비아;상단 전극과 접촉하는 제 2 상호접속 비아; 및상기 상단 전극의 측벽들을 따라 배열되고, 상기 하단
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.