초록

본 기술에 의한 비휘발성 메모리 장치는 다수의 가중치를 저장하고 다수의 입력 신호에 따라 제어되는 다수의 비휘발성 메모리 소자 및 다수의 비휘발성 메모리 소자에 연결되는 비트라인을 포함하는 메모리 셀 어레이; 및 비트라인의 신호로부터 다수의 입력 신호에 대응하는 입력 벡터와 다수의 가중치에 대응하는 가중치 벡터의 내적에 대응하는 연산 신호를 출력하는 연산 출력 회로를 포함한다.

대표청구항

다수의 가중치를 저장하고 다수의 입력 신호에 따라 제어되는 다수의 비휘발성 메모리 소자 및 상기 다수의 비휘발성 메모리 소자에 연결되는 비트라인을 포함하는 메모리 셀 어레이; 및상기 비트라인의 신호로부터 상기 다수의 입력 신호에 대응하는 입력 벡터와 상기 다수의 가중치에 대응하는 가중치 벡터의 내적에 대응하는 연산 신호를 출력하는 연산 출력 회로를 포함하는 비휘발성 메모리 장치.

다수의 가중치를 저장하고 다수의 입력 신호에 따라 제어되는 다수의 비휘발성 메모리 소자 및 상기 다수의 비휘발성 메모리 소자에 연결되는 비트라인을 포함하는 메모리 셀 어레이; 및상기 비트라인의 신호로부터 상기 다수의 입력 신호에 대응하는 입력 벡터와 상기 다수의 가중치에 대응하는 가중치 벡터의 내적에 대응하는 연산 신호를 출력하는 연산 출력 회로를 포함하는 비휘발성 메모리 장치.