초록

본 발명은 양자 컴퓨터에서의 양자회로 에러 보정 방법에 관한 것으로, 상기 양자 컴퓨터를 구성하는 복수의 양자회로들 중 보정 대상의 양자회로를 검출하는 단계; 상기 복수의 양자회로들의 에러 보정을 위해 미리 학습된 딥러닝 모델을 호출하는 단계; 상기 호출된 딥러닝 모델을 이용하여 상기 검출된 양자회로의 에러 보정 값을 추론하는 단계; 및 상기 추론된 에러 보정 값을 기반으로 상기 검출된 양자회로의 에러를 보정하는 단계를 포함한다.

대표청구항 ▼

양자 컴퓨터에서의 양자회로 에러 보정 방법에 있어서,상기 양자 컴퓨터를 구성하는 복수의 양자회로들 중 보정 대상의 양자회로를 검출하는 단계;상기 복수의 양자회로들의 에러 보정을 위해 미리 학습된 딥러닝 모델을 호출하는 단계;상기 호출된 딥러닝 모델을 이용하여 상기 검출된 양자회로의 에러 보정 값을 추론하는 단계; 및상기 추론된 에러 보정 값을 기반으로 상기 검출된 양자회로의 에러를 보정하는 단계를 포함하되,상기 딥러닝 모델이 심층 신경망(Deep neural network, DNN) 모델인 경우,상기 DNN 모델의 독립 변수는, 상

양자 컴퓨터에서의 양자회로 에러 보정 방법에 있어서,상기 양자 컴퓨터를 구성하는 복수의 양자회로들 중 보정 대상의 양자회로를 검출하는 단계;상기 복수의 양자회로들의 에러 보정을 위해 미리 학습된 딥러닝 모델을 호출하는 단계;상기 호출된 딥러닝 모델을 이용하여 상기 검출된 양자회로의 에러 보정 값을 추론하는 단계; 및상기 추론된 에러 보정 값을 기반으로 상기 검출된 양자회로의 에러를 보정하는 단계를 포함하되,상기 딥러닝 모델이 심층 신경망(Deep neural network, DNN) 모델인 경우,상기 DNN 모델의 독립 변수는, 상기 양자회로의 깊이 a와 깊이 b 사이에 위치하는 유니터리들의 1-큐비트 게이트 개수 정보(G1(a:b)), 양자회로의 깊이 a와 깊이 b 사이에 위치하는 유니터리들의 2-큐비트 게이트 개수 정보(G2(a:b)), 양자회로의 깊이 a에 위치하는 유니터리의 에러 정보() 및 양자회로의 깊이 b에 위치하는 유니터리의 측정 결과 확률 정보() 중 적어도 하나를 포함하며,상기 보정 단계는, 상기 검출된 양자회로의 실제 출력을 측정한 결과 값에서 상기 추론된 에러 보정 값을 차감하여 해당 양자회로에 존재하는 에러를 보정하는 것을 특징으로 하는 양자회로 에러 보정 방법.