초록 ▼

제공되는 BSPDN(backside power distribution network) 반도체 아키텍처는 웨이퍼, 상기 웨이퍼의 제1 면 상에 제공되는 제1 반도체 장치, 상기 제1 반도체 장치는 에피택시얼층을 포함하는 액티브 장치를 포함하고, 상기 웨이퍼의 상기 제1 면에 대향하는 상기 웨이퍼의 제2 면 상에 제공되는 제2 반도체 장치, 상기 제2 반도체 장치는 전력을 공급하도록 구성되는 파워 레일을 포함하고, 및 상기 파워 레일로부터 돌출하고 상기 액티브 장치의 상기 에피택시얼층의 레벨까지 연장하는 관통 실리콘 비아(TSV)를 포

제공되는 BSPDN(backside power distribution network) 반도체 아키텍처는 웨이퍼, 상기 웨이퍼의 제1 면 상에 제공되는 제1 반도체 장치, 상기 제1 반도체 장치는 에피택시얼층을 포함하는 액티브 장치를 포함하고, 상기 웨이퍼의 상기 제1 면에 대향하는 상기 웨이퍼의 제2 면 상에 제공되는 제2 반도체 장치, 상기 제2 반도체 장치는 전력을 공급하도록 구성되는 파워 레일을 포함하고, 및 상기 파워 레일로부터 돌출하고 상기 액티브 장치의 상기 에피택시얼층의 레벨까지 연장하는 관통 실리콘 비아(TSV)를 포함한다.

대표청구항

웨이퍼;신호들을 라우팅하도록 구성되고, 상기 웨이퍼의 제1 면 상에 제공되는 제1 반도체 장치, 상기 제1 반도체 장치는 에피택시얼층을 포함하는 액티브 장치를 포함하고;전력을 공급하도록 구성되고, 상기 웨이퍼의 상기 제1 면에 대향하는 상기 웨이퍼의 제2 면 상에 제공되는 제2 반도체 장치; 및상기 제2 반도체 장치에서 돌출하고, 상기 액티브 장치의 상기 에피택시얼층에 연결되는 관통 실리콘 비아를 포함하는 반도체 아키텍처.

웨이퍼;신호들을 라우팅하도록 구성되고, 상기 웨이퍼의 제1 면 상에 제공되는 제1 반도체 장치, 상기 제1 반도체 장치는 에피택시얼층을 포함하는 액티브 장치를 포함하고;전력을 공급하도록 구성되고, 상기 웨이퍼의 상기 제1 면에 대향하는 상기 웨이퍼의 제2 면 상에 제공되는 제2 반도체 장치; 및상기 제2 반도체 장치에서 돌출하고, 상기 액티브 장치의 상기 에피택시얼층에 연결되는 관통 실리콘 비아를 포함하는 반도체 아키텍처.