초록 ▼

본 발명은 더미 구조물을 포함하는 반도체 장치에 관한 것으로, 본 발명의 일실시예에 따른 반도체 장치는 복수의 반도체칩, 상기 복수의 반도체칩을 관통하는 신호 실리콘 관통 전극(through silicon via, TSV), 상기 복수의 반도체칩을 관통하는 접지 실리콘 관통 전극 및 상기 복수의 반도체칩 각각에서, 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 사이 공간에 포함되어 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 간의 누설 전류(leakage current)를 감소시키는 더미 구조물을 포함할

본 발명은 더미 구조물을 포함하는 반도체 장치에 관한 것으로, 본 발명의 일실시예에 따른 반도체 장치는 복수의 반도체칩, 상기 복수의 반도체칩을 관통하는 신호 실리콘 관통 전극(through silicon via, TSV), 상기 복수의 반도체칩을 관통하는 접지 실리콘 관통 전극 및 상기 복수의 반도체칩 각각에서, 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 사이 공간에 포함되어 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 간의 누설 전류(leakage current)를 감소시키는 더미 구조물을 포함할 수 있다.

대표청구항 ▼

복수의 반도체칩;상기 복수의 반도체칩을 관통하는 신호 실리콘 관통 전극(through silicon via, TSV);상기 복수의 반도체칩을 관통하는 접지 실리콘 관통 전극; 및상기 복수의 반도체칩 각각에서, 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 사이 공간에 포함되어 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 간의 누설 전류(leakage current)를 감소시키는 더미 구조물을 포함하고,상기 더미 구조물은, 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 간의 유효 유전율을 감소시

복수의 반도체칩;상기 복수의 반도체칩을 관통하는 신호 실리콘 관통 전극(through silicon via, TSV);상기 복수의 반도체칩을 관통하는 접지 실리콘 관통 전극; 및상기 복수의 반도체칩 각각에서, 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 사이 공간에 포함되어 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 간의 누설 전류(leakage current)를 감소시키는 더미 구조물을 포함하고,상기 더미 구조물은, 상기 신호 실리콘 관통 전극과 상기 접지 실리콘 관통 전극 간의 유효 유전율을 감소시키고, 상기 감소된 유효 유전율에 기반하여 상호 캐패시턴스(mutual capacitance)와 자기 캐패시턴스(self capacitance)를 감소시키며, 상기 감소된 상호 캐패시턴스에 기반하여 누화 잡음(cross-talk noise)을 감소시키고, 상기 감소된 자기 캐패시턴스에 기반하여 임피던스(impedance)를 증가시키는 것을 특징으로 하는반도체 장치.