최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2021-0142905 (2021-10-25) | |
공개번호 | 10-2021-0131956 (2021-11-03) | |
등록번호 | 10-2380647-0000 (2022-03-25) | |
DOI | http://doi.org/10.8080/1020210142905 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2021-10-25) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명은 기판, 상기 기판 위에 위치하는 제1 게이트 전극, 상기 게이트 전극 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체, 상기 반도체의 채널 위에 위치하는 에치 스토퍼, 상기 반도체 위에 위치하며 상기 제1 게이트 전극을 중심으로 서로 마주하는 소스 전극 및 드레인 전극, 및 상기 소스 전극 및 상기 드레인 전극과 같은 층으로서 상기 반도체의 채널에 위치하는 제2 게이트 전극을 포함하고, 상기 제2 게이트 전극은 상기 소스 전극 및 상기 드레인 전극과 전기적으로 분리된 박막 트랜지스터 표시판을 제공한
기판,상기 기판 위에 위치하는 제1 도전층,상기 제1 도전층 위에 위치하는 절연막,상기 절연막 위에 위치하는 반도체,상기 반도체 위에 위치하는 소스 전극 및 드레인 전극, 및상기 소스 전극 및 상기 드레인 전극과 같은 층으로서 상기 반도체의 채널에 위치하는 제2 도전층을 포함하고, 상기 제2 도전층은 상기 소스 전극 및 상기 드레인 전극과 전기적으로 분리되고,상기 반도체는 측면에서 상기 제2 도전층과 직접 접하고,상기 제1 도전층과 상기 제2 도전층이 직접 접하는 박막 트랜지스터 표시판.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.