초록 ▼

더블 데이터 레이트 회로는 클록 생성기와, 클록 분할기와, 멀티플렉서를 포함한다. 클록 생성기는 소스 클록 신호를 수신해서 한 쌍의 상보적인 클록 신호를 생성하는 데 사용된다. 클록 분할기는 클록 생성기에 연결되고, 한 쌍의 상보적인 클록 신호의 단일 에지 전이만을 사용해서 4개의 다상 클록 신호를 생성하는데 사용된다. 4개의 다상 클록 신호는 연속해서 90°의 위상차가 있다. 멀티플렉서는, 클록 분할기에 연결되고, 4개의 다상 클록 신호 중 2개의 제 1 에지 전이 및 제 2 에지 전이 시에 각각 다중 데이터 비트의 각 데이터 비

더블 데이터 레이트 회로는 클록 생성기와, 클록 분할기와, 멀티플렉서를 포함한다. 클록 생성기는 소스 클록 신호를 수신해서 한 쌍의 상보적인 클록 신호를 생성하는 데 사용된다. 클록 분할기는 클록 생성기에 연결되고, 한 쌍의 상보적인 클록 신호의 단일 에지 전이만을 사용해서 4개의 다상 클록 신호를 생성하는데 사용된다. 4개의 다상 클록 신호는 연속해서 90°의 위상차가 있다. 멀티플렉서는, 클록 분할기에 연결되고, 4개의 다상 클록 신호 중 2개의 제 1 에지 전이 및 제 2 에지 전이 시에 각각 다중 데이터 비트의 각 데이터 비트를 순차적으로 선택 및 선택 해제하고, 선택된 각각의 데이터 비트를 출력 데이터 스트림으로서 출력함으로써, 다중 데이터 비트를 출력 데이터 스트림으로 멀티플렉스하는데 사용된다.

대표청구항 ▼

더블 데이터 레이트 회로로서,클록 생성기와, 상기 클록 생성기에 연결된 클록 분할기와,상기 클록 분할기에 연결된 멀티플렉서를 포함하고,상기 클록 생성기는소스 클록 신호를 수신해서 제1 상보적인 클록 신호를 생성하는 제1 클록 경로와상기 소스 클록 신호를 수신해서 제2 상보적인 클록 신호를 생성하는 제2 클록 경로를 포함하고, 상기 제2 상보적인 클록 신호와 상기 제1 상보적인 클록 신호는 180°의 위상차를 가지며,상기 클록 분할기는 상기 제1 상보적인 클록 신호 및 상기 제2 상보적인 클록 신호를 사용해서 다수의 다상 클록 신호를

더블 데이터 레이트 회로로서,클록 생성기와, 상기 클록 생성기에 연결된 클록 분할기와,상기 클록 분할기에 연결된 멀티플렉서를 포함하고,상기 클록 생성기는소스 클록 신호를 수신해서 제1 상보적인 클록 신호를 생성하는 제1 클록 경로와상기 소스 클록 신호를 수신해서 제2 상보적인 클록 신호를 생성하는 제2 클록 경로를 포함하고, 상기 제2 상보적인 클록 신호와 상기 제1 상보적인 클록 신호는 180°의 위상차를 가지며,상기 클록 분할기는 상기 제1 상보적인 클록 신호 및 상기 제2 상보적인 클록 신호를 사용해서 다수의 다상 클록 신호를 생성하도록 구성되고, 상기 다상 클록 신호들은 연속해서 90°의 위상차를 가지며, 상기 멀티플렉서는 위상차를 갖는 상기 다수의 다상 클록 신호 중 적어도 2개의 다상 클록 신호를 사용하여, 다중 데이터 비트를 출력 데이터 스트림으로 멀티플렉싱하도록 구성되는, 더블 데이터 레이트 회로.