초록 ▼

[청구범위]1. 입력파형을 +90 쉬프트 시키는 쉬프트부(2),상기 쉬프트부(1)의 출력을 증폭시키는 증폭부(2),입력파형을 -90 쉬프트 시켜 디지탈화된 시간 레지스터 신호를 출력하는 PLL부(3),상기 PLL부(3)의 기본 주파수를 조절하 는 주파수 조정부(4),상기 PLL부(3)의 출력 파형에 따라 상기 증폭부(2)의 출력을 제어하여 반파 정류한 후 출력하 는 스위칭부(5)로 구성됨을 특징으로 하는 반파 정류회로.[청구범위]2. 제1항에 있어서,상기 PLL부(3)의 입력단에 직류 성분 이 제거된 파형이 인가되도록 연결한 직류

[청구범위]1. 입력파형을 +90 쉬프트 시키는 쉬프트부(2),상기 쉬프트부(1)의 출력을 증폭시키는 증폭부(2),입력파형을 -90 쉬프트 시켜 디지탈화된 시간 레지스터 신호를 출력하는 PLL부(3),상기 PLL부(3)의 기본 주파수를 조절하 는 주파수 조정부(4),상기 PLL부(3)의 출력 파형에 따라 상기 증폭부(2)의 출력을 제어하여 반파 정류한 후 출력하 는 스위칭부(5)로 구성됨을 특징으로 하는 반파 정류회로.[청구범위]2. 제1항에 있어서,상기 PLL부(3)의 입력단에 직류 성분 이 제거된 파형이 인가되도록 연결한 직류 제거부(6)를 더 포함하여 구성됨을 특징으로 하는 반파 정류회로.

대표청구항

입력파형을 +90° 쉬프트 시키는 쉬프트부(1), 상기 쉬프트부(1)의 출력을 증폭시키는 증폭부(2), 입력파형을 -90° 쉬프트 시켜 디지탈화된 시간 레지스터 신호를 출력하는 PLL부(3), 상기 PLL부(3)의 기본 주파수를 조절하는 주파수 조정부(4), 상기 PLL부(3)의 출력 파형에 따라 상기 증폭부(2)의 출력을 제어하여 반파정류한 후 출력하는 스위칭부(5)로 구성됨을 특징으로 하는 반파 정류회로.

입력파형을 +90° 쉬프트 시키는 쉬프트부(1), 상기 쉬프트부(1)의 출력을 증폭시키는 증폭부(2), 입력파형을 -90° 쉬프트 시켜 디지탈화된 시간 레지스터 신호를 출력하는 PLL부(3), 상기 PLL부(3)의 기본 주파수를 조절하는 주파수 조정부(4), 상기 PLL부(3)의 출력 파형에 따라 상기 증폭부(2)의 출력을 제어하여 반파정류한 후 출력하는 스위칭부(5)로 구성됨을 특징으로 하는 반파 정류회로.