최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0535244 (1974-12-23) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 17 인용 특허 : 0 |
A voltage doubler circuit is disclosed which uses only resistive, capacitive and semiconductive components. The circuit, which is extremely rugged and reliable and is ideally suited for miniaturization, includes a pair of transistors for controlling the charging of two capacitors. A third transistor
A voltage doubling circuit comprising: input terminal means adapted to be coupled to a source of DC potential having a predetermined magnitude, output terminal means coupled to said input terminal means for supplying an output voltage having a magnitude twice that of said input voltage, first charge
※ AI-Helper는 부적절한 답변을 할 수 있습니다.