최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0521394 (1974-11-06) |
우선권정보 | JP-0127460 (1973-11-13); JP-0140525 (1973-12-14); JP-0140842 (1973-12-15) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 8 인용 특허 : 0 |
A signal level control circuit having an amplifying transistor in combination with a resistive layer insulator semiconductor field effect transistor in which the drain and source electrodes of the field effect transistor are connected in series with the base and emitter electrodes of the amplifying
1. A signal level control circuit adapted for providing a linear gain control, comprising: a. an amplifying transistor having base, emitter and collector electrodes; b. a resistive layer insulator semiconductor field effect transistor having source, drain, first gate and second gate electrodes i
※ AI-Helper는 부적절한 답변을 할 수 있습니다.