[특허]Phase locked loop resolver to digital converter

Phase locked loop resolver to digital converter 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H03K-013/02
출원번호	US-0570065 (1975-04-21)
발명자 / 주소	Kay Robert M. (Seminole FL)
출원인 / 주소	The United States of America as represented by the Secretary of the Air Force (Washington DC 06)
인용정보	피인용 횟수 : 18 인용 특허 : 0

초록 ▼

A resolver-to-digital converter where a signal of predetermined frequency is converted to a given waveform sequence by a logic circuit, band passed filtered, and phase splitted into orthogonal components. These components are fed to operational amplifiers and then into the input windings of a resolver. The outputs of the resolver are fed to a pair of zero crossing differential comparators and then to phase detectors, the outputs of which are summed. The sum of the signals is filtered and is used to regulate a voltage controlled oscillator that pulses a synchronous counter that is fed back to the phase detectors forming a phase-locked loop. The synchronous counter feeds a serial register that is strobed by the output of a zero crossing differential amplifier fed by the compensation windings of the resolver.

대표청구항 ▼

A resolver to digital converter comprising: a. a counter for frequency dividing an input signal; b. logic means for generating a predetermined rectangular waveform; c. a phase splitter fed by the logic means and having a pair of otrhogonal outputs; d. a pair of operational amplifiers fed by the orthogonal outputs of the phase splitter; e. first and second matched amplitude detectors, each fed by one of the pair of operational amplifiers; f. first and second integrating comparators fed one each by the first and second matched amplitude detectors and fed back respectively to the first and second operational amplifierS; g. a resolver including compensation windings fed by each of the operational amplifiers; h. first and second zero crossing differential comparators fed by the orthogonal outputs of the resolver; i. first and second phase detectors fed by first and second zero crossing differential comparators; j. a summer fed by the first and second phase detectors producing error signals; k. a voltage controlled oscillator fed by the summer; l. a synchronous digital counter fed by the voltage controlled oscillator and fed back to the first and second phase detectors for reference signals forming a second order phase locked loop; m. a serial output register fed by the synchronous digital counter; and n. a third zero crossing differential comparator interposed between the compensation windings of the resolver and the serial output register for a strobe pulse whereby the count in said synchronous digital counter when strobed is a digital representation of the analog input.

이 특허를 인용한 특허 (18)

Hungerford William R. (Detroit MI), Absolute resolver angle to digital converter circuit.
상세보기
Tol John M. (Sudbury MA), Adaptive compass and north stabilization drive system.
상세보기
Carlson, Daniel H.; Theis, Daniel J.; Nelson, Brian K., Apparatus and method for making fiducials on a substrate.
상세보기
Denham Edward L. (Charlottesville VA) Tuso Michael J. (Afton VA), Compensated resolver feedback.
상세보기
English Brian B. (Edinburgh GB6) Gray Hamish W. M. (Lothian GB6), Control system for positioning a marker on a cathode-ray tube display.
상세보기
Serev Peter G. (Woodbury CT), Microcontroller based resolver-to-digital converter.
상세보기
Koch James K., Multi-phase pulse-width-modulation power converter.
상세보기
Hungerford William R. (Detroit MI), Numerical control resolver position measuring device.
상세보기
Tatsumi Hiroshi,JPX ; Yamawaki Chiaki,JPX, Phase detecting circuit of brushless motor and magnetic recording and reproducing apparatus using the same.
상세보기
Theis, Daniel J.; Carlson, Daniel H.; Nelson, Brian K., Phase-locked web position signal using web fiducials.
상세보기
Theis, Daniel T.; Carlson, Daniel H.; Nelson, Brian K., Phase-locked web position signal using web fiducials.
상세보기
Jacques ; James O. ; Carlson ; Robert Dale, Phase-sensitive transducer apparatus with improved signal offset means.
상세보기
Ono Tadahiro (Shizuoka JPX), Resolver-type rotational positioning arrangement.
상세보기
Carlson, Daniel H.; Ehnes, Dale L.; Wertz, Daniel S.; Aguirre, Luis A.; Biyikli, Levent; Campbell, Alan B., Systems and methods for fabricating displacement scales.
상세보기
Carlson, Daniel H.; Ehnes, Dale L.; Wertz, Daniel S.; Aguirre, Luis A.; Biyikli, Levent; Campbell, Alan B., Systems and methods for indicating the position of a web.
상세보기
El-Sadi Ashraf I. (San Jose CA), Techniques for disk servo track following.
상세보기
Kudlu, Arvind, Time capture based resolver to digital converter.
상세보기
Carlson, Daniel H.; Strand, John T.; Wertz, Daniel S.; Biyikli, Levent; Nelson, Brian K., Web longitudinal position sensor.
상세보기

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Phase locked loop resolver to digital converter 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (18)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Phase locked loop resolver to digital converter 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (18)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트