최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0072572 (1979-09-05) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 11 인용 특허 : 2 |
A peak detecting circuit includes apparatus wherein an analog input signal is applied to a pair of sample and hold circuit elements with the output of the two sample and hold circuits connected, respectively, to the two input terminals of a voltage level comparator. The output of the comparator chan
A peak detector circuit comprising: input signal terminal means for connection to a source of analog signals, a first and second sample holding means, means connected to said input terminal means for applying successive samples of said analog signals to said first and second holding means alternatel
※ AI-Helper는 부적절한 답변을 할 수 있습니다.