$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[미국특허] Voltage detector 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-005/153
  • H03K-005/24
  • H03K-017/693
출원번호 US-0035142 (1979-05-01)
발명자 / 주소
  • Thomas James S. (Manor TX)
출원인 / 주소
  • Motorola, Inc. (Schaumburg IL 02)
인용정보 피인용 횟수 : 19  인용 특허 : 11

초록 ▼

An MOS low voltage detector circuit includes a comparator which compares an internally generated reference voltage with an internally generated non-linear voltage. Both the reference voltage and the non-linear voltage are derived from a supply voltage, and the comparator generates an output whenever

대표청구항 ▼

A circuit for detecting when a supply voltage falls below a predetermined value, comprising: first means for receiving said supply voltage and generating therefrom a first reference voltage; voltage dividing means coupled to said supply voltage for producing a non-linear divided voltage therefrom; c

이 특허에 인용된 특허 (11) 인용/피인용 타임라인 분석

  1. Kawagai Kenji (Kawasaki JPX) Yoshida Shigeki (Kawasaki JPX) Ogawa Hisaharu (Yokohama JPX) Ohashi Toshiro (Kawasaki JPX), Abnormal voltage detection circuit.
    상세보기
  2. Suzuki Yasoji (Ayase JPX) Hitotsuyanagi Takeshi (Kawasaki JPX) Iida Tetsuya (Yokohama JPX), Constant-voltage circuit with a diode and MOS transistors operating in the saturation region.
    상세보기
  3. Matsuura Yoshiaki (14-1 ; 2-CHOME Yashiki ; Chiba Narashino JA), Detecting device for detecting battery outlet voltage.
    상세보기
  4. Chihara Hiroyuki (Suwa JA), Electronic timepiece battery-potential detecting circuit.
    상세보기
  5. Musa Fuad H. (Austin TX) Shaw Pern (Austin TX), FET Voltage level detecting circuit.
    상세보기
  6. Chopard Remy (Neuchatel CH) Portmann Hubert (Hauterive CH) Saurer Eric (Hauterive CH), Indicator for the condition of a battery operating a timepiece.
    상세보기
  7. Guritz Elmer H. (Dallas TX), Integrated circuit with power supply voltage level detection.
    상세보기
  8. Haglund ; Stephen A., Low battery voltage detector.
    상세보기
  9. Sano Kenji (Osaka JA) Arai Hiroaki (Tenri JA), MOS logic circuit.
    상세보기
  10. Chihara Hiroyuki (Okaya JA), Quartz crystal timepiece.
    상세보기
  11. Tanaka Shinichi (Nara JPX), Voltage detection circuit composed of at least two MOS transistors.
    상세보기

이 특허를 인용한 특허 (19) 인용/피인용 타임라인 분석

  1. Tabata Junichi (Tokyo JPX), Charge control circuit.
    상세보기
  2. Oh Hyung Seog,KRX, Device and method for detecting a low voltage in a system.
    상세보기
  3. Ueno Kouji (Kawasaki JPX), Electronic circuit device having a power supply level switching circuit.
    상세보기
  4. Kawashima Hiromi (Kawasaki JPX) Takeuchi Atsushi (Kawasaki JPX), High voltage detecting circuit.
    상세보기
  5. Wadhwa, Sanjay K.; Olmos, Alfredo; De Martin, Fabio Duarte, Low-power voltage tamper detection.
    상세보기
  6. Gordon James S. (Sunnyvale CA), MOS Comparator circuit.
    상세보기
  7. Olmos, Alfredo; Feddeler, James R.; Nagda, Miten H.; Pietri, Stefano, Method and apparatus for limiting access to an integrated circuit (IC).
    상세보기
  8. Olmos, Alfredo; Feddeler, James R.; Nagda, Miten H.; Pietri, Stefano, Method and apparatus for limiting access to an integrated circuit (IC).
    상세보기
  9. Priel, Michael; Ashkenazi, Asaf; Kuzmin, Dan; Rozen, Anton, Method for protecting a cryptographic module and a device having cryptographic module protection capabilities.
    상세보기
  10. Adam, Fritz G., Monolithic integrated reference voltage source.
    상세보기
  11. Fujita, Kouichi; Shirato, Moritoshi, One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function.
    상세보기
  12. Partovi Hamid (Westborough MA) Van Buskirk Michael A. (San Jose CA), Output buffer arrangement for reducing chip noise without speed penalty.
    상세보기
  13. Walter Paul Sjursen ; Gary John Hollingsworth ; Marvin Allan Leedom ; Derek Dwayne Mahoney, Power source for a hearing aid.
    상세보기
  14. Guterman Daniel C. (Plano TX), Simple NMOS voltage reference circuit.
    상세보기
  15. Inn Bruce L., System and method for programmable brown-out detection and differentiation.
    상세보기
  16. Van Kessel Henricus J. (Son NLX), Temperature-compensated voltage driver circuit for a current source arrangement.
    상세보기
  17. Yoshida Takuji (Tokyo JPX), Voltage level detecting circuit having a level converter.
    상세보기
  18. Arakawa Hideki (Yokohama JPX), Voltage level detection circuit.
    상세보기
  19. Hashimoto Shingo (Tokorozawa JPX) Sekine Mitsuo (Tokorozawa JPX), Voltage sensing circuit.
    상세보기

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로