$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

High voltage clock generator 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-004/24
출원번호 US-0066148 (1979-08-13)
발명자 / 주소
  • Eaton
  • Jr. Sargent S. (Colorado Springs CO)
출원인 / 주소
  • Mostek Corporation (Carrollton TX 02)
인용정보 피인용 횟수 : 6  인용 특허 : 5

초록

A high voltage clock generator including an isolation and precharge circuit to charge a bootstrap capacitance at a time prior to driving the load capacitance to a higher voltage level. The first clock generator charges a load capacitance to the initial voltage level while the isolation precharge cir

대표청구항

A high voltage clock generator comprising: a first clock generator to charge a load capacitance to a first voltage level; a bootstrap capacitance having a base plate and a top plate; an isolation and precharge circuit to charge the top plate of the bootstrap capacitance at a time prior to driving th

이 특허에 인용된 특허 (5)

  1. Schroeder Paul R. (Dallas TX) Proebsting Robert J. (Richardson TX), Clock generator and delay stage.
  2. Clemen ; Rainer ; Haug ; Werner ; Schnadt ; Robert, Delay circuit with field effect transistors.
  3. Price Cyrul Arthur (Kingston NY), Field effect transistor bias circuit.
  4. Dru Luke William (Santa Ana CA) Hwang Yun Sheng (Tustin CA), MOS high current drive circuit.
  5. Street Dana C. (Placentia CA) Padgett Clarence W. (Westminster CA), MOS inverting power driver circuit.

이 특허를 인용한 특허 (6)

  1. Takemae Yoshihiro (Yokohama JPX) Enomoto Seiji (Yokohama JPX) Nozaki Shigeki (Kawasaki JPX) Mezawa Tsutomu (Aizuwakamatsu JPX) Kabashima Katsuhiko (Kawasaki JPX), Buffer circuit including a current leak circuit for maintaining the charged voltages.
  2. Baba, Fumio, Double bootstrapped clock buffer circuit.
  3. Iida Tetsuya (Yokohama JPX) Sakaue Tatsuo (Yokohama JPX), Dynamic shift register circuit.
  4. Reddy Chitranjan N. (Houston TX), High-speed low-power delayed clock generator.
  5. Asano Masamichi (Tokyo JPX) Iwahashi Hiroshi (Yokohama JPX), Logic circuit having voltage booster.
  6. Proebsting Robert J. (Plano TX) Dias Donald R. (Carrollton TX), MOS dynamic load circuit for switching high voltages and adapted for use with high threshold transistors.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로