$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Reference voltage generator circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H02J-001/04
  • H03L-001/00
출원번호 US-0208458 (1980-11-19)
우선권정보 JP-0149830 (1979-11-19)
발명자 / 주소
  • Hoshi Katsuji (Tokyo JPX)
출원인 / 주소
  • Nippon Electric Co., Ltd. (Tokyo JPX 03)
인용정보 피인용 횟수 : 16  인용 특허 : 1

초록

A reference voltage generator circuit which can operate stably irrespective of variations in a power supply voltage and in threshold voltage of transistors employed is disclosed. The reference voltage generator circuit comprises means for dividing a power supply voltage to produce at least one inter

대표청구항

A circuit comprising means for receiving a power supply voltage, dividing means for producing first and second divided voltages by dividing said power supply voltage, first response means receiving said first divided voltage for generating a first voltage whose value is increased from its initial va

이 특허에 인용된 특허 (1)

  1. Hareyama Kyuichi (Tokyo JPX), Constant-current circuit.

이 특허를 인용한 특허 (16)

  1. Goetz Jrgen R. (Oberneuching DEX), Circuit arrangement for producing a fluctuation-free d-c voltage level of a d-c voltage.
  2. Ouyang Kenneth W. (Huntington Beach CA) Marmet Melvin (Placentia CA), Fast switching charge pump.
  3. Sawada Kazuhiro (Yokohama JPX) Sakurai Takayasu (Tokyo JPX), Intermediate potential generating circuit.
  4. Shibayama Akinori (Osaka JPX) Yamada Toshio (Osaka JPX), Internal reduced-voltage generator for semiconductor integrated circuit.
  5. Ellsworth Daniel L. (Fort Collins CO) Moll Maurice M. (Fort Collins CO), Low current driver for gate array.
  6. Tennyson Mark R. (Anaheim CA), MOS Fixed delay circuit.
  7. Stearns, Stanley D.; Cowles, Chris S., Optically generated isolated feedback stabilized bias.
  8. Kiryu Masakazu (Yokosuka JPX) Koinuma Hiroyuki (Yokohama JPX) Suzuki Kiminobu (Yokohama JPX), Reference potential generating circuit.
  9. Tachimori, Hiroshi, Reference voltage generator.
  10. Kim, Young-sik; Sohn, Young-soo, Reference voltage generator with less dependence on temperature.
  11. Slob Arie (Eindhoven NLX), Semiconductor memory with voltage stabilization.
  12. Guterman Daniel C. (Plano TX), Simple NMOS voltage reference circuit.
  13. Jiang Ching-Lin (Dallas TX), Temperature compensated monolithic delay circuit.
  14. Maoz Barak (Highland Park NJ), Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship.
  15. Takata Akira (Toyonaka JPX) Takahashi Toyofumi (Ikeda JPX), Voltage level converting circuit.
  16. Maoz Barak (Highland Park NJ), Voltage variable FET resistor with chosen resistance-voltage relationship.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로