최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0167488 (1980-07-11) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 13 인용 특허 : 10 |
A circuit for detecting leading or lagging phase relationship between first and second two-level input signals at each level transition of a selected one of the input signals and comprising first and second Exclusive OR gates each having first and second input terminals and a single output terminal
1. A circuit for determining the leading or lagging phase relationship between first and second two-level signals at each level transition of said first two-level signal, and comprising: first and second Exclusive OR gate means each having first input terminals for receiving said first and second
※ AI-Helper는 부적절한 답변을 할 수 있습니다.